FPGA大赛备赛：如何用Zynq实现一个实时视频去雾加速器，并优化暗通道先验算法的流水线？

先说行缓冲和流水线划分，这是暗通道去雾在Zynq上最核心的坑。1080p@30fps意味着每帧大约16.6ms，一行1920像素，如果你用标准暗通道求取方式——对每个像素取RGB最小值然后做局部最小值滤波——那窗口大小和行缓冲数量直接决定资源。常见做法是用3×3或7×7窗口，行缓冲数等于窗口高度减一，比如7×7需要6行缓冲，每行1920像素，每个像素8bit的话就是619208=92160 bits，BRAM够用但注意Zynq的BRAM块有容量限制，最好是按block RAM的宽度对齐，比如用两个18Kb BRAM拼一行。透射率估计那步其实可以和暗通道求取合并流水，不要在中间插帧存，直接在像素流里算完，导向滤波才是真正吃资源的点。导向滤波要做均值滤波和方差计算，如果按标准算法走，需要四个行缓冲加一堆乘加器，我见过有人用box filter近似替代导向滤波，效果肉眼几乎看不出区别，但资源省一半。AXI4-Stream对接摄像头和HDMI输出，如果你用Zynq的Video In/Out IP核，关键是把像素时钟和行场同步信号对齐好，很多新手在行有效信号上漏了延迟一拍导致图像偏移。DDR带宽方面，1080p@30fps原始数据大概148.5MB/s，暗通道算法如果只做帧内处理、不依赖前后帧，那只需要存一帧的中间结果或干脆不做帧存，带宽压力不大；但如果你为了效果做时间域滤波，那DDR带宽就炸了，建议先保实时再谈效果。另外大赛评委很看重资源利用率和时序收敛，别把LUT和DSP用得太满，留20%余量给布局布线。你目前是在用Vivado HLS还是纯RTL写流水线？这个选择会影响行缓冲的实现方式，可以再聊聊。

关于AXI4-Stream对接摄像头和显示，我觉得最容易被忽略的是像素格式对齐。很多摄像头输出的是RGB565或者YUV422，但暗通道算法要求RGB三通道并行，所以你在输入端要做一个像素格式转换模块，把串行像素转成24bit并行RGB。这个转换本身不复杂，但时钟域处理要小心——摄像头像素时钟和Zynq处理时钟可能不同频，用FIFO做跨时钟域是标准做法，但FIFO深度不用太大，一两个行缓冲就够。另外大赛里常见的一个坑是VDMA配置，很多人以为VDMA会自动同步视频流，其实它只做数据搬移，行场同步信号还是要你自己在IP核里对齐。建议先拿一个简单的灰度图像直通测试调通AXI4-Stream链路，再加去雾算法，否则出错了很难定位是算法问题还是接口问题。你现在摄像头型号定了吗？不同sensor的时序参数差别挺大，会影响行缓冲的具体宽度设计。

其实大赛拿国奖，暗通道去雾在Zynq上能不能稳跑1080p@30fps，关键不在于算法本身多复杂，而在于你愿不愿意牺牲导向滤波。很多人一上来就上全精度的导向滤波，四个行缓冲加一堆乘加器，BRAM和DSP直接干到70%以上，留给VDMA和视频时序逻辑的资源就紧张了。我的建议是：如果只是为了比赛效果，透射率估计完直接用软核做简单的均值滤波替代导向滤波，或者用box filter近似，资源省一半，肉眼几乎看不出区别。流水线划分上，暗通道求取和透射率计算完全可以合并到一个流水级里，逐像素流过去的时候同时算最小值缓存，窗口滑完直接出透射率，不用额外帧存。行缓冲大小就按窗口高度减一乘行宽乘位宽，比如7×7窗口对8bit单通道就是619208=92160bits，用BRAM拼的时候注意Zynq的BRAM是18Kb一块，按位宽18对齐能省地址逻辑。DDR带宽这块，如果你只存一帧原始图和一帧去雾结果，1080p@30fps的RGB888数据流大约是192010802430=1.49Gbps，DDR3-1066的带宽理论够，但实测会因为VDMA的突发长度和AXI总线竞争掉一半，所以建议把去雾后的结果直接流式输出到显示，不要在DDR里来回倒。另外VDMA配置里有个容易忽略的点：帧同步模式要选垂直消隐区触发，不然行场信号错位会导致图像撕裂。你目前打算用VDMA的哪一代IP核？不同版本对行缓冲对齐要求不一样，这个会影响你的FIFO深度设计。

暗通道去雾在Zynq上做实时，导向滤波别硬上，用box filter近似透射率就够。行缓冲按窗口高度算，7×7用6行，BRAM宽度对齐18Kb一块。DDR带宽如果只做输入输出各一帧，1080p@30fps够用，但别在DDR里来回搬数据。先拿灰度图调通AXI-Stream链路再上算法，否则定位不了bug。