2026年，FPGA工程师校招面试手撕Verilog实现AXI4-Stream的实时图像去雾加速器，暗通道先验的透射率计算怎么优化流水线？

透射率计算那块，面试官核心是想看你对流水线 stall 的处理。建议把暗通道的 3×3 窗口拆成三级流水：第一级收行缓冲数据，第二级做块内最小值比较，第三级更新全局最小值。注意在每级之间插寄存器，避免组合逻辑过长。透射率细化用纯逻辑就行，引导滤波的均值滤波部分可以用移位代替除法，面试官追问软核其实是个坑，你坚持纯逻辑方案会加分。追问：你用的开发板大概多少逻辑单元？

面试时手撕这题，踩过坑的来聊几句。暗通道先验的透射率计算，大部分人死在「实时性」三个字上——以为把算法搬到 FPGA 就完事了，其实面试官想看你对数据流的控制。我的做法是分两步：首先是透射率粗算，用两行行缓冲加一个 3×3 的滑动窗口，每个时钟进来一个像素，窗口内比较最小值时别用全比较树，改成逐行累加再横向比较，这样组合逻辑只有两级，频率能跑到 200MHz+。然后是透射率细化，面试官问软核还是纯逻辑，我直接说纯逻辑，因为软核的 AXI 总线延迟会导致帧率掉一截。实现上用简化的双边滤波，只算空域权重，值域权重用查表法，半径固定为 3，这样每个像素只需要 9 个乘加，流水线深度控制在 5 级以内。面试官追问了资源占用，我答 30K LUT 左右，他把头点了。其实这题还有个隐藏考点：你知不知道透射率下界限制？暗通道先验在天空区域会失效，得加个饱和处理，否则去雾后天空发紫。我当时说了这个，面试官明显眼神不一样了。另外提醒一句，面试时别纠结于细节公式，画个流水线时序图比背代码有用得多。

讲个反直觉的点：透射率计算那部分，其实不用把整个暗通道图存下来。面试官让你手撕，多半是想看你有没有意识到「流式处理」和「帧缓冲」的矛盾。我实习时踩过坑，一开始用 BRAM 存整帧暗通道，结果资源爆了。后来改成边收像素边算，只保留两行行缓冲加一个 3×3 寄存器阵列，透射率结果随像素流输出。这样流水线深度固定，延迟只有几行。至于细化，软核绝对是个陷阱——面试官追问就是等你否定它，然后说出用简化的均值滤波替代引导滤波。但有个风险要留意：简化后天空区域容易过饱和，你得在透射率计算后加个边界检测，数值高于 0.9 的直接钳位到 0.95。这个细节如果面试时主动提出来，基本就稳了。最后补一句，面试官可能还会问 AXI4-Stream 的 TLAST 信号对齐，记得在输出时把透射率和原图像素对齐同拍输出。

透射率计算那部分，行缓冲选两行就够了，别贪多寄存器。面试官想听的其实是流水线里怎么处理暗通道最小值随像素流更新，提一下每拍只算当前窗口内最小值、不做全局排序就能省很多资源。透射率细化说纯逻辑，面试官认可度比软核高不少。追问一下：你目标时钟跑多少？

个人感觉这题面试官真正想考察的不是你会不会写暗通道，而是你对AXI4-Stream握手信号和流水线stall的敏感度。透射率计算最容易被忽视的是当TREADY拉低时，你的行缓冲和滑动窗口数据怎么保持同步。我去年校招时被问到这个，现场画了个状态机：正常流水时数据随VLD信号流动，一旦TREADY拉低，当前拍的行缓冲写入暂停、窗口寄存器阵列保持上一拍结果，等握手恢复再继续。这样写出来的代码面试官说思路对。透射率细化我直接说用纯逻辑的均值滤波代替引导滤波，因为引导滤波的协方差计算在逻辑里太占面积，改用3×3均值滤波加一个固定透射率下界钳位（比如0.1），画质损失不大但LUT能省一半。面试官追问了下下界怎么选，我说根据场景调，室内可以设到0.15，室外晴天0.05。他没追问了就过了。

说一个面试时容易被忽略的点：透射率计算其实可以拆成两个独立流水线并行，一条算暗通道最小值，一条算透射率粗值，最后合并输出。我实习时这么做过，原因是暗通道窗口和透射率计算窗口的尺寸可以不一样，比如暗通道用7×7窗口获取更准确的天空区域估计，透射率计算用3×3窗口减少延迟。两条流水线各自配独立的行缓冲，互不干扰，只在最终对齐那拍用FIFO做跨时钟域同步。这样资源虽然翻倍了，但透射率结果更平滑，天空区域的伪影少很多。面试时你可以主动提这个取舍，面试官多半会追问为什么不用引导滤波，你就说引导滤波的均值滤波和方差计算在逻辑里需要至少三级流水加一个除法器，而并行两路滑动窗口全是比较器和加法器，综合频率更容易跑到250MHz+。风险点在于两条流水线的行缓冲总深度会多一倍BRAM，如果器件资源紧张，可以退回到共用一组行缓冲、分时复用计算单元。另外提一嘴，透射率细化如果用纯逻辑的简化双边滤波，记得把值域权重的查表ROM塞到分布式RAM里，别用BRAM，不然综合工具可能警告时序违规。你目前用的开发板是什么系列的？Zynq还是Artix？这会影响你选BRAM还是分布式RAM方案。

看到你提到透射率计算耗资源，我猜你可能是按帧缓存的方式去推的，这确实是初学时容易掉进去的坑。面试官想听的其实是流式处理：像素边进边算，不存整帧暗通道图。我实习时做过一个方案，核心是把暗通道计算拆成两个独立但并行的流水线——一条专门算暗通道最小值，窗口用大一点比如7×7，目的是更准确地估计天空区域的透射率，避免过饱和；另一条算透射率粗值，窗口用3×3，延迟小。两条流水线各自配独立的行缓冲，只在最后对齐那拍用一个FIFO做跨时钟域同步。这样资源确实翻倍了，但透射率结果更平滑，天空区域的伪影少很多。面试时你可以主动提这个取舍，面试官多半会追问为什么不用引导滤波，你就说引导滤波的均值滤波和方差计算在逻辑里需要至少三级流水加一个除法器，而并行两路滑动窗口全是比较器和加法器，综合频率更容易跑到250MHz以上。风险点在于两条流水线的行缓冲总深度会多一倍BRAM，如果器件资源紧张，可以退回到共用一组行缓冲、分时复用暗通道窗口和透射率窗口，代价是每个像素要多等两个时钟的读取延迟，但吞吐量不变。至于透射率细化，面试官追问软核就是个陷阱，你直接说纯逻辑实现，用简化的均值滤波代替引导滤波，半径固定为3，除法用移位代替，LUT能省一半。唯一要注意的是天空区域容易过饱和，得在输出前加个边界检测，透射率高于0.9的直接钳位到0.95。这个细节如果面试时主动提出来，面试官会觉得你踩过坑。另外，AXI4-Stream的TREADY信号处理是个隐藏考点，你需要在流水线每级之间插寄存器，TREADY拉低时行缓冲写入暂停、窗口寄存器保持上一拍结果，等握手恢复再继续。面试官大概率会追问你状态机怎么设计，提前准备好。追问一下，你目标时钟频率大概多少？这决定了行缓冲用BRAM还是分布式RAM。

透射率计算那块，别想着把整帧暗通道存下来，面试官考的就是流式处理。我建议用两行行缓冲加一个3×3滑动窗口，每拍只算当前窗口内最小值，不做全局排序，组合逻辑只有两级，频率轻松上200MHz。透射率细化直接说纯逻辑，用3×3均值滤波加一个固定下界钳位，比如0.1，画质损失不大。面试官追问软核时千万别犹豫，说软核的AXI延迟会掉帧率。最后记得在输出时把透射率和原图像素对齐同拍输出，TLAST信号也要同步。

面试官问透射率细化用软核还是纯逻辑，你答得不好很正常，因为这题其实是个陷阱——他等着你否定软核，然后说出纯逻辑方案。但我建议你进一步想：纯逻辑里选哪种滤波器？面试官大概率会追问均值滤波和引导滤波的取舍。我去年面一家做车载视觉的公司时，被问到同样的问题。我当时的思路是，引导滤波硬件化确实效果好，但协方差计算在逻辑里需要乘法器和除法器，流水线深度至少七八级，综合频率很难跑高。而简化的双边滤波，只算空域权重，值域权重用查表法，半径固定为3，每个像素只需要9个乘加，流水线深度控制在5级以内，LUT大概30K，BRAM多两到三块。面试官接着问，那你天空区域容易过饱和怎么办？我说在透射率计算后加一个边界检测，数值高于0.9的直接钳位到0.95，不额外增加滤波器。他追问下界怎么选，我说室内场景可以设到0.15，室外晴天0.05，具体值可以留个寄存器接口让软件动态调整。这几个来回下来，面试官基本就满意了。另外，透射率粗算那块，行缓冲选两行就够了，别用三行。因为暗通道窗口是3×3，两行行缓冲加当前行数据，刚好构成三行数据。每拍只算当前窗口内最小值，不做全局排序，组合逻辑只有两级，频率轻松上200MHz。面试官如果追问行缓冲的读写时序，你提一下行缓冲的写地址和读地址要差一行宽度，用行计数器控制就行。整体上，这题的核心是展示你对流水线stall和AXI握手信号的敏感度，以及你对算法硬件化中面积和频率平衡的思考。追问一句：你目标时钟跑多少？如果是100MHz以下，很多方案都能跑，但如果是200MHz以上，行缓冲和滑动窗口的时序约束就要仔细推了。

透射率计算那部分，我建议你换个角度想：面试官不是在考你算法细节，而是想看你对AXI4-Stream数据流控制的敏感度。我的做法是，把暗通道计算和透射率计算拆成两条独立的流水线，一条用7×7窗口算暗通道最小值，另一条用3×3窗口算透射率粗值，两条流水线各自配行缓冲，只在最后输出时用一个FIFO做跨时钟域同步。这样资源翻倍，但透射率结果更平滑，天空区域伪影少。面试官追问为什么不用引导滤波，我说引导滤波的均值滤波和方差计算在逻辑里需要三级流水加一个除法器，而并行两路滑动窗口全是比较器和加法器，综合频率更容易跑高。追问：你用的开发板BRAM够吗？如果不够，可以退回到共用一组行缓冲，但时序约束要收紧。