2026年FPGA校招笔试题：手撕Verilog实现一个基于AXI4-Stream的实时视频去雾加速器，暗通道先验算法中导向滤波的窗口大小怎么选？

窗口大小这东西没有标准答案，面试官问的是你权衡的过程而不是数字。1080P下21×21是个常见折中，但你先得问清楚帧率和BRAM预算。如果BRAM够，可以开到31×31，去雾效果更干净；如果紧张，15×15也能用，只是天空区域容易有块状伪影。实现上，行缓冲深度就是窗口宽度，21×21需要21行缓存，每行1920像素，算下来大概40Kb左右，一般中端片子能扛住。流水线方面，均值方差计算可以拆成两级：第一级沿行方向累加，第二级沿列方向滑窗求和，这样每来一个像素就能输出一个结果，不会憋帧。面试官真正想听的其实是你能不能在纸上画出这个两级流水线的时序图，以及怎么处理边界像素的镜像复制。另外，暗通道先验里导向滤波其实可以用快速近似版本，比如下采样后再上采样，不过笔试题一般不会让你偷这个懒。你目前手头有具体用的FPGA型号吗？不同片子BRAM和DSP数量差很多，选窗口大小得对着那款芯片的文档来。

说实话，校招笔试题里让你手撕导向滤波窗口选择，面试官多半不是真要你背一个数，而是看你有没有工程思维。我当年面试被问过类似问题，最后挂就挂在只会背15×15、21×31这些数字，说不出为什么。核心就三句话：窗口半径决定了滤波核覆盖的局部区域大小，导向滤波本质是假设窗口内像素满足线性模型，窗口太小这个假设不成立，去雾后边缘会有光晕；窗口太大，线性模型又太粗糙，细节被磨平。1080P下21×21基本能兼顾，因为一个21×21的块大概占画面宽度的1%左右，对于建筑边缘、树叶缝隙这些高频区域来说，这个尺度既不会把边缘模糊成一片，又能保证天空等低频区域平滑过渡。资源上，行缓冲深度是线性的，21×21需要21个行FIFO，每个FIFO存一行数据，BRAM消耗大约19208221/1024约等于630Kb，算上均值方差各一份就是1.26Mb，一般7系列或Aritx-7级别够用。如果非要省资源，可以用两行缓存加列累加器的技巧，但写代码复杂度会上升。你如果真要在笔试中写代码框架，建议先声明一个参数WINDOW_SIZE，然后在行缓冲后面挂一个滑窗求和模块，用移位寄存器实现窗口内像素累加，最后用一个除法器算均值。注意除法器要用流水线，否则关键路径会炸。对了，你笔试有时间限制吗？如果只有一小时，建议只写核心模块的伪代码，把行缓冲和滑窗求和画个框图，面试官更看重理解而非完整代码。

窗口大小啊，15×15起步，31×31封顶，21×21最稳。别纠结数字，面试官要听的是你怎么用行缓冲和流水线把均值算出来，而不是听你报个数字。笔试写代码就写个参数化的滑窗求和模块，窗口大小留给顶层调。别超时就行。

窗口大小这个问题，面试官要的不是具体数字，而是你推导数字的过程。我去年面试某家做AI ISP的公司，面试官直接在白板上画了个1080P的帧，让我现场算BRAM消耗。我的建议是：先定分辨率，再定边界条件。1080P下，一行1920个像素，8bit灰度图。窗口21×21，行缓冲深度就是21行，每行要存1920个像素，算下来约40Kb的BRAM。但导向滤波需要同时存均值图和方差图，意味着至少两套行缓冲，外加一些中间结果，实际占用会到80-100Kb。一般中端FPGA的BRAM总量在几百Kb到几Mb，21×21大概占10%-15%，属于合理区间。如果你的板子资源紧，比如只有几十Kb的BRAM，那就要考虑15×15，甚至用分布式RAM代替部分行缓冲。但面试官真正想听的可能是你对流水线的理解：均值计算可以用两维分离的滑窗，先沿行方向做一维累加，再沿列方向做一维累加，这样每个时钟周期都能输出一个结果，不会因为等待窗口填满而丢帧。边界处理上，我习惯用镜像复制，也就是把第一行的数据复制到窗口顶部，这样边缘区域的滤波结果不会出现黑边。另外，暗通道先验里的导向滤波其实可以用快速版本，比如把图像下采样到1/4分辨率再滤波，然后上采样回来，虽然精度有损失，但资源能省一大半。不过笔试题一般不让偷懒，毕竟考的就是你对行缓冲和流水线的掌握程度。你目前手头有具体的FPGA型号吗？不同系列的BRAM分布差异挺大的，21×21在Artix-7上可能刚好，在Cyclone IV上就得省着用了。

窗口大小别死记，面试官问的是你取舍的思维。1080P下我一般从21×21开始估算BRAM：21行缓冲，每行1920像素，8bit，约40Kb。均值方差各存一份就是80Kb，再算上别的中间存储，100Kb左右。如果BRAM够就上21×21，不够就降到15×15。核心是用两级流水线实现滑窗求和，第一级做行内累加，第二级做列间滑窗，这样不憋帧。边界用镜像复制。你笔试时可以直接写个参数化模块，窗口大小留个参数给顶层调，然后重点画清楚流水线时序图就行。

窗口大小这个东西，面试官其实在考察你推导数字的能力，而不是让你背一个固定值。我去年校招时面过一家做图像处理的芯片公司，面试官直接在纸上画了个1080P的帧，让我算BRAM消耗。我的习惯是：先确认分辨率，再谈窗口。1080P下，一行1920像素，8bit灰度图，窗口21×21需要21行行缓冲，每行存1920个像素，算下来大约40Kb。但导向滤波要同时算均值和方差，所以至少两套行缓冲，再加一些中间结果，实际占用80~100Kb。一般中端FPGA的BRAM总量在几百Kb到几Mb，21×21大概占10%~15%，属于合理区间。如果你的板子资源紧，比如只有几十Kb的BRAM，那就要考虑15×15，甚至用分布式RAM代替部分行缓冲。但面试官真正想听的其实是流水线结构：均值计算可以用两维分离的滑窗，第一级沿行方向做累加，第二级沿列方向做滑窗求和，这样每来一个像素就能输出一个结果，不会憋帧。边界处理用镜像复制，代码里写个条件判断就行。你笔试写Verilog时，建议把窗口大小做成参数，顶层可调，然后重点画清楚两段流水线的时序图，面试官一看就懂。另外暗通道先验里导向滤波其实可以用快速近似版本，比如下采样后再上采样，不过笔试题一般不会让你偷这个懒，老老实实写标准版就行。你目前手头有具体用的FPGA型号吗？不同片子BRAM总量差很多，窗口选择会不一样。

窗口大小其实是个资源与效果的折中，面试官不会指望你背一个数。1080P下你直接说21×21，然后快速算下BRAM：21行，每行1920像素，8bit，约40Kb，均值和方差各一份就80Kb，加上中间结果100Kb左右，一般够用。重点是要讲清楚流水线——两级滑窗求和，第一级行内累加，第二级列间滑窗，这样不丢帧。边界镜像复制，代码里用if判断像素坐标就行。笔试时窗口大小做成参数，留给顶层调，然后画个时序图证明你理解流水线。别纠结15×15还是21×15，面试官想看的是你的推导过程。

先别纠结21×21还是31×31，面试官真正想听的是你推导窗口大小和BRAM消耗的过程。1080P下一行1920像素，8bit深度，21×21的行缓冲约40Kb，加上均值方差双路就是80Kb左右，然后对着你的FPGA型号算剩余资源，选个不过半的窗口。能画出两级流水线时序图，比背数字管用得多。

窗口选取其实是个三层判断：先看分辨率，1080P下21×21起步；再算BRAM，21×21的行缓冲深度21行，每行1920像素8bit，单路约40Kb，导向滤波要存均值和方差两套窗口数据，加上中间累加结果，保守估计100Kb以内——一般中端FPGA像XC7K325T的BRAM总量445Kb，这个占比能接受。如果帧率要求60fps以上，还要考虑时钟裕量：用两级流水线拆滑窗求和，第一级行内加法树，第二级列间滑窗，这样每拍出一个像素结果，不憋帧。最后才谈效果：窗口太小（比如7×7）去雾后边缘光晕重，太大（31×31以上）天空容易过平滑成色块。笔试题里通常让你写参数化模块，把WINDOW_SIZE做成parameter，然后在文档里附一张资源占用表格，说明从15×15到31×31各自消耗多少BRAM和LUT，面试官看到这张表就明白你有工程权衡的意识。你目前手头有具体要跑的分辨率或FPGA型号吗？