2026年FPGA校招，手撕Verilog实现AXI4-Stream实时JPEG-LS无损压缩，预测和残差编码流水线怎么设计才能拿满分？

提前把预测和编码之间的握手逻辑想清楚，比纠结几级流水更重要。你列的三级流水线——上下文计算、预测值、残差——本身没问题，但面试官真正想看你的是：怎么在AXI4-Stream的ready/valid握手里保证残差不会丢。常见做法是预测器输出残差后，用一个深度很小的FIFO（比如4深度）来解耦，这样Golomb-Rice编码器即使偶尔因为查找表取数慢而拉低ready，前级也不会反压到预测器导致丢帧。另外，Golomb-Rice编码器用查找表+移位确实省资源，但注意参数k是动态的，你需要在每个像素的上下文更新后立刻算出k值再送编码器，这个计算路径如果太深就会成为时序瓶颈。个人建议把k值的计算单独拆一级流水，和预测器的最后一级并行，这样编码器进来时k已经算好了。状态机的话，其实不需要太复杂：主状态就IDLE和PROC两个，PROC里靠流水线深度自动推进，每个阶段只判断ready和valid。千万别搞出反馈环路——比如残差返回去修改上下文，那你就得加双缓冲或者乒乓结构，面试官一眼就能看出你没想清楚流水线的本质是单向数据流。追问一句：你目前计划用哪个FPGA平台？不同器件的LUT6和BRAM比例会影响查找表vs ROM的取舍。

预测器流水线别超过三级，Golomb-Rice编码器直接查表加移位，关键是把上下文更新和残差计算错开一拍，面试官就认这个。

说个面试时容易翻车的点：上下文更新和残差计算是同一个组合逻辑路径。你写pred = f(context) 然后残差 = pixel – pred，如果context又是从残差更新来的，就形成了反馈。校招生的通病是直接用组合逻辑写死循环，面试官一看综合报告里的时序违例就摇头。正确做法是把上下文更新放到流水线的最后一级寄存器里，残差计算用上一拍存下来的旧上下文，这样每一拍都在用旧值算新值，流水线才能一直跑。代码片段的话，重点展示三级之间怎么用valid链式握手，不用写完整编码器，考官看的就是你懂不懂打拍解反馈。你目前有在哪个开发板上跑过综合吗？不同LUT延迟会影响你对k值计算路径的拆法。

我当年准备校招时也卡在反馈环上。说个你可能没注意到的点：上下文更新和残差计算是同一个组合逻辑路径。你写pred = f(context) 然后残差 = pixel – pred，如果context又是从残差更新来的，就形成了反馈。校招生的通病是直接用组合逻辑写死循环，面试官一看综合报告里的时序违例就摇头。正确做法是把上下文更新放到流水线的最后一级寄存器里，残差计算用上一拍存下来的旧上下文，这样每一拍都在用旧值算新值，流水线才能一直跑。代码片段的话，重点展示三级之间怎么用valid链式握手，不用写完整编码器，考官看的就是你懂不懂打拍解反馈。你目前有在哪个开发板上跑过综合吗？不同LUT延迟会影响你对k值计算路径的拆法。

其实面试官让你手撕JPEG-LS流水线，核心不是考你背状态机，而是考你能不能把那个反馈环路拆干净。我给你一个工程上验证过的思路：把预测器拆成三级——第一级算局部梯度（也就是上下文里的差值），第二级用这些梯度查表得预测值，第三级算残差。注意，这里的查表不是组合逻辑直接读，而是用一个双端口BRAM做梯度到预测系数的映射，读出来之后跟当前像素做减法，这个减法路径如果超过一级LUT延迟，就再插入一级流水。Golomb-Rice编码器那边，你先别急着写查找表，把k值的更新逻辑单独拿出来看：k是根据残差绝对值的历史统计更新的，这个更新本身也是个反馈，但你可以在预测器第三级算残差的同时，用上一帧的k值去查表编码，然后在这一帧结束时更新k值。这样编码器和预测器之间用一个深度为2的FIFO解耦，基本不会丢帧。状态机就两个状态：IDLE和RUN，RUN里用计数器控制每像素的编码完成信号。面试时你画个时序图，标清楚哪个时钟沿更新哪个寄存器，比写一堆状态转移图更管用。你目前有试过在Vivado里跑过这个设计的时序分析吗？

三级流水线够了，关键是把上下文寄存器和残差计算错开一拍，不然时序必挂。Golomb-Rice查表做，k值单独拆一级算。

校招面试写JPEG-LS流水线，你提到的三级预测器（上下文、预测值、残差）是标准骨架，但很多人栽在Golomb-Rice编码器的k值更新上。k值是根据残差历史算出来的，这本身也是个反馈环。我的建议是：把k值计算单独拆成一级流水，用上一帧的残差统计来更新当前帧的k值，这样预测器和编码器之间用一个深度为2的FIFO解耦，基本不会丢帧。状态机其实不需要花哨，IDLE和PROC两个状态加一个valid链式握手就够了。面试官更看重你懂不懂用寄存器打拍切断组合逻辑反馈，而不是背状态图。你目前是在写仿真的testbench还是已经上板跑过时序分析了？

面试官让你手撕这个模块，其实是在考察两件事：一是你能不能把算法里的反馈环拆干净，二是你对AXI4-Stream握手的理解深度。先说流水线，三级预测器是够用的，但要注意上下文寄存器必须和残差计算错开一拍——也就是说，第一级算梯度，第二级用寄存器里存的旧梯度查表得预测值，第三级用旧预测值算残差，同时把新梯度写入寄存器。这样每一拍都在用旧值算新值，反馈就被切断了。Golomb-Rice编码器那边，很多人一上来就写查找表，其实更关键的是k值的动态更新逻辑。常见做法是把k值计算拆成和预测器第三级并行的一级流水，这样编码器进来时k已经就绪，不用额外等待。另外，握手上别漏了ready/valid的反压处理，预测器输出残差后最好接一个4深度FIFO来解耦，这样编码器偶尔拉低ready时前级不会丢数据。状态机我建议用三段式写法，主状态就IDLE和PROC，但每个子模块内部可以加一个localparam的小状态来管理流水线气泡。面试官看到你能把反馈环拆成三级再加FIFO解耦，基本就过关了。个人感觉你可以先拿一个256×256的图片跑仿真验证数据一致性，再考虑上板优化时序，不然综合报出setup违例会很被动。