2026年FPGA校招，面试官问手撕Verilog实现AXI4-Stream实时视频去雾，暗通道先验的导向滤波怎么用流水线优化BRAM？

面试官问导向滤波流水线优化，其实不用一上来就怼15×15。校招手撕场景，他更想看你有没有意识到窗口大小和BRAM的trade-off。7×7窗口，行缓冲深度只要7行，数据位宽按8bit算，单色图也就719208约100Kbit，一块BRAM勉强够。你先把均值滤波拆成行累加和列累加两级流水，行累加用移位寄存器做滑动和，列累加再算窗口和，这样方差计算也能复用同一组行缓冲，不用额外存整帧。除法用查找表或者移位近似，不用真除法器。追问一句：你目标分辨率是1080p还是4K？这个会影响行缓冲深度和时钟约束。

我个人建议别死磕15×15窗口，校招手撕Verilog，面试官大概率不会等你写完几百行，他更关注你的思路是不是可综合的。导向滤波消耗BRAM大头在行缓冲和协方差矩阵的累加器。有个取巧的办法：把导向滤波的均值、方差、协方差三个模块的滑动窗口共用一个行缓冲组，用双口BRAM分时读，一个时钟周期内先读当前像素的邻域数据算均值，再读一次算方差，这样BRAM用量减半。窗口大小如果非要用15×15，行缓冲深度15行，可以拆成两个8行深度的BRAM拼接，但要注意地址对齐。另外除法尽量用移位加查找表，面积比除法器小很多。常见误区是把所有中间结果都存成BRAM，其实很多累加值用寄存器链就能传。你目前准备到什么阶段了？代码框架有写过行缓冲的例程吗？

校招导向滤波优化BRAM，核心就一句话：用流水线重排把行缓冲的读写时序错开，让同一个BRAM在多个计算阶段分时复用。具体来说，导向滤波的硬件实现分四步：计算均值、计算方差/协方差、计算系数a/b、输出滤波结果。其中均值滤波和方差滤波都依赖同一个窗口内的像素和与平方和，传统做法是各存一套行缓冲，导致BRAM翻倍。优化思路是把行缓冲做成双口BRAM，A口用于当前窗口的累加写操作，B口用于上一窗口的累加读操作，这样平均每行数据只存一次。窗口大小7×7时，行缓冲深度7行，单色1080p图像约需719208=107520bit，一块18K BRAM刚好存下；如果硬上15×15，深度15行需1519208=230400bit，得两块BRAM拼接，而且行累加器的位宽要扩展到14bit以上防止溢出。面试官如果追问除法优化，你可以说用查找表存1/N的定点小数近似，比如7×7窗口N=49，把1/49量化成13位定点数，乘法代替除法，精度损失在1%以内。代码框架上，建议先写一个参数化的行缓冲模块，用generate语句控制窗口大小，再在顶层用三个always块分别做行累加、列累加和系数计算。对了，你准备用哪个系列的FPGA？Xilinx 7系列和Intel Cyclone V的BRAM配置不一样，会影响你的位宽规划。如果你能贴出当前的行缓冲代码，我可以帮你看看哪里还能省BRAM。不过校招手撕一般不会要求完整代码，能画出流水线时序图、说清BRAM分时复用原理，再加一段行缓冲的RTL骨架，基本就过关了。

窗口大小别一上来就定15×15，校招手撕场景下7×7够展示流水线思想了。关键是把均值滤波的滑动和拆成行累加和列累加两级，行缓冲用双口BRAM分时读，一个周期算均值、下一个周期复用同一组数据算方差，这样BRAM量直接减半。除法用查找表+移位近似，面积小很多。你准备用多少位宽的像素数据？8bit和12bit对行缓冲深度影响挺大的。

其实面试官让你手撕，不是真要你写出几百行可综合代码，而是看你有没有意识到BRAM复用的核心是时序错开。导向滤波四个步骤里，均值和方差计算都依赖同一个滑动窗口内的像素和与平方和，传统做法各存一套行缓冲，窗口15×15时行缓冲深度15行，单色1080p要15x1920x8约230Kbit，两块BRAM才够。优化思路是把行缓冲做成双口BRAM，A口写当前窗口的累加值，B口读上一窗口的旧值，这样平均每行数据只存一次。但要注意累加器的位宽，窗口15×15时像素和最大值255×225约57375，需要16bit防止溢出。个人建议你先把7×7的框架跑通，再考虑15×15的地址对齐和时序约束问题，面试官更看重你思路是否可综合。

导向滤波流水线优化BRAM，有个容易被忽视的坑：协方差矩阵的累加器要是也单独存一套行缓冲，BRAM又得翻倍。其实协方差计算里的II和Ip可以复用均值滤波的行缓冲，只要在同一个时钟周期内把当前像素的邻域数据读两次——第一次算均值，第二次算方差和协方差，分时复用双口BRAM的两个端口。窗口15×15时，行缓冲深度15行，可以拆成两个8行深度的BRAM拼接，但地址偏移要手动对齐，否则读数据时窗口边界会错位。除法优化方面，导向滤波的a/b系数计算里除法的分母是方差+epsilon，方差值变化范围有限，用查找表比真除法器节省20%以上的LUT。另外面试官可能会追问：你打算用多少级流水线来平衡时序？如果目标分辨率是4K，行缓冲深度不变但时钟频率要求更高，可能需要插入寄存器打拍来满足建立时间。你目前是在准备海思的面试，还是想先拿一家练手？不同公司对资源约束的容忍度差别挺大的。

我觉得你被海思面经里'15×15窗口'这个数字卡住了，其实校招手撕场景下，面试官更想看你有没有做权衡的意识，而不是真的把几百行代码默写出来。导向滤波的BRAM大头在行缓冲，窗口15×15时单色1080p需要存15行数据，按8bit算大概是15x1920x8=230Kbit，一块BRAM18K放不下，得用两块拼接。但如果你选7×7窗口，深度7行只需要7x1920x8≈107Kbit，一块18K BRAM就能搞定，而且7×7的边缘细节保留对去雾来说也够用。流水线优化的核心是分时复用：你先用双口BRAM的A口写当前行的像素累加值，B口读上一行的旧值来做滑动窗口的更新；然后在同一个时钟周期内，先读一次邻域数据算均值，再读一次算方差和协方差，这样行缓冲只用存一份。注意累加器的位宽，7×7窗口时像素和最大值255×49=12495，14bit就够了，15×15的话要16bit。除法方面，导向滤波a/b系数的分母是方差加epsilon，方差值范围在0~255^2之间但实际集中在低值区，用查找表加移位近似比真除法器节省至少30%的LUT。我个人建议你先把7×7的代码框架跑通，包括行缓冲的读写时序、双口BRAM的地址错开、以及一个简单的查找表除法，面试官看到你能讲清楚资源取舍和时序安排，比硬上15×15但说不清地址对齐要加分得多。你目前写过的最大窗口是多大？如果只是校招准备，7×7足够展示流水线思想了。

其实面试官让你手撕，不是要你写出完整网表，而是看你能不能讲清楚BRAM复用和流水线拆法的取舍。一个容易忽略的点是：均值滤波和方差滤波用的是同一个滑动窗口内的像素和与平方和，你完全可以用一组行缓冲分时读两次。第一次读邻域数据算均值，第二次读同样的数据算方差，这样BRAM直接减半。窗口大小我建议选7×7，资源刚好卡在一块BRAM内，省去地址对齐的麻烦。除法用查找表加移位近似就行，不用真除法器。你准备用8bit还是12bit的像素？位宽对行缓冲深度影响挺大的，选8bit的话资源更宽松。

面试官大概率不会等你写完几百行，他更关心你有没有意识到'窗口大小和BRAM是trade-off'。7×7能一块BRAM搞定，15×15得两块还要处理地址对齐，校招选7×7展示流水线思想就够了。除法用LUT近似，别写真除法器。追问一句：你打算写行累加还是列累加？前者代码简单但时序难跑高。