2026年FPGA校招，海思和寒武纪的面试流程有啥区别？手撕代码和项目深挖分别侧重什么？

先说海思这边，流程一般是三轮技术面加一轮HR，第一轮主要问简历项目，第二轮会深挖时序和资源，第三轮可能上机或者聊方案。手撕代码这块，他们更倾向让直接写Verilog，比如同步FIFO或者序列检测器，而且会追问你怎么处理跨时钟域，能不能用原语。项目深挖的话，你最好把综合后的时序报告和利用率截图标出来，他可能让你当场解释为什么LUT用得多，或者路径有负slack怎么修。寒武纪相反，笔试相对简单但手撕代码环节很重，经常给个算法加速的思路，让你现场说设计框架，不一定要写全代码，但得讲清楚流水线怎么切、握手信号怎么处理。个人感觉如果你项目经历扎实，海思的容错空间大一点；要是验证和代码能力更突出，寒武纪可能更适合。你目前有实际流片或板级调试的项目吗？这个会影响你重点补哪边。

海思和寒武纪的面试差异，归根到底是两家公司对FPGA工程师的定位不一样。海思的FPGA岗通常承担原型验证或者高速接口开发，所以面试官很在意你知不知道芯片端到端的流程——你项目里的时序约束是自己写的还是工具自动推的？跨时钟域怎么证明它是安全的？这些细节他们要看到你真正踩过坑，比如遇到过亚稳态或者时序不收敛，怎么定位的。寒武纪那边，FPGA更多用来做AI推理加速或者验证芯片里某个模块，所以他们会更关注你能不能把算法映射成高效的硬件结构，手撕代码常给一个卷积或者矩阵运算的小问题，让你在白板上画状态机、写RTL，并且当场分析延时和吞吐量。准备策略上，海思的你需要把简历里每个模块的时序报告、资源占用、功耗数据都背熟，甚至会问到为什么选这个FIFO深度、有没有考虑过用BRAM还是LUTRAM。寒武纪的反而要多练手写RTL的速度和代码风格，比如always块里敏感列表怎么写、组合逻辑和时序逻辑怎么分开，面试官会盯着你的代码规范挑毛病。另外寒武纪今年好像有加一轮交叉面，会问一些工程细节但没那么深，海思则更稳定。如果你时间紧，建议先把你最得意的那个项目按海思标准整理成文档，然后每天花半小时在白板上练两个Verilog小模块，这样两边都能覆盖到。

海思深挖项目，寒武纪手撕代码狠。你项目里如果有高速接口或者复杂状态机，重点准备海思；如果平时刷题多、代码风格好，主攻寒武纪。不用两个都平均使劲，容易两边都差点意思。

别把海思和寒武纪的面试简单归类成「项目 vs 代码」，真实情况是两家都在两个方向上筛人，只是门槛位置不同。海思的流程一般是三轮技术面加一轮HR，第一轮简历项目聊得比较细，第二轮开始涉及时序和资源利用率，第三轮可能有上机或者方案讨论。手撕代码环节他们更倾向让你直接写Verilog，比如同步FIFO或者序列检测器，而且会追问你怎么处理跨时钟域、能不能用原语。项目深挖的话，最好把综合后的时序报告和利用率截图标出来，他可能让你当场解释为什么LUT用得多，或者路径有负slack怎么修。寒武纪相反，笔试相对简单但手撕代码环节很重，经常给个算法加速的思路，让你现场说设计框架，不一定要写全代码，但得讲清楚流水线怎么切、握手信号怎么处理。个人感觉如果你项目经历扎实，海思的容错空间大一点；要是验证和代码能力更突出，寒武纪可能更适合。你目前有实际流片或板级调试的项目吗？这个会影响你重点补哪边。

从面试官视角看，这两家实际上在考察你「能不能把想法变成可综合的网表」。海思的深挖往往集中在约束文件上，比如你项目里怎么设false path、怎么处理异步复位释放，他们甚至会问「你当时用的器件型号是什么级别的，为什么选那个speed grade」。如果答不上来，项目再花哨也会扣分。寒武纪的代码环节更侧重「现场设计」的速度和规范性，常见做法是给一个简单的硬件加速任务——比如对一个数据流做滑动窗口求和——让你在半小时内写出带握手信号的模块。他们不要求你写完仿真，但代码风格（组合逻辑和时序逻辑的划分、状态机编码方式）会被仔细看。一个容易被忽略的差别是：海思的HR面会深入问你对加班和出差的接受度，而寒武纪的HR面更关注学习意愿和团队协作。准备时建议：如果你只有课设级别项目，不要硬往「高速接口」上靠，老老实实把时钟域同步、单bit跨时钟打拍说清楚，反而比吹一个没调通的DDR3项目加分。另外，两家都有可能让现场画时序图，比如让你画个快时钟域同步慢时钟域脉冲的波形，这个比手撕代码更能看出基本功。你现在手头有跑过时序分析的实际工程吗？还是主要在写仿真测试？

海思和寒武纪的面试差异，其实反映的是两家公司对FPGA工程师能力模型的不同定义。海思是通信设备起家，项目周期长、流片风险高，所以他们面试里那种「深挖」本质上是在模拟你入职后可能遇到的场景——比如你项目里用了Xilinx的IP核，他会追问为什么选这个IP而不是自己写，IP的配置参数里哪些是你改过的，改完有没有跑过时序重新验证。这种追问不是为难你，而是看你对项目有没有「所有权意识」。如果你项目是跟着教程做的，很容易在第二层就被问住。寒武纪这边，因为做AI加速器，算法迭代快，对FPGA的定位往往是快速原型验证或者算子加速，所以他们更在乎你写代码的速度和规范性。手撕代码给滑动窗口求和这种题，其实是看你能不能快速把算法映射到硬件思维里：数据怎么缓存、怎么切流水线、输出要不要做反压。一个容易被忽略的点是，寒武纪面试里可能会让你现场画波形图，把你写的接口时序画出来，这对不习惯画时序图的人是个坑。建议你准备时，把项目里涉及跨时钟域的部分单独整理成一个文档，包括同步方案和为什么选这个方案，海思那边大概率会问到。顺便问一句，你目前项目里用过异步FIFO或者握手协议吗？这个会直接影响你准备手撕代码的侧重点。

个人感觉，海思是「你做过什么，我就问穿什么」；寒武纪是「我给你个东西，看你多久能写出来」。前者拼项目深度，后者拼代码基本功。你如果项目里自己写过时序约束，海思那边会很有优势。

如果你课设项目里没有涉及高速接口或者复杂时序，我建议你把重心放在寒武纪的手撕代码上。因为海思的深挖很容易暴露项目水分，比如问你复位释放是怎么处理的，如果你只是照搬模板写的异步复位同步释放，但说不清楚为什么要加两级寄存器，面试官一下就能听出来。寒武纪的手撕代码其实有套路可以练——常见的单口RAM读写控制、状态机实现的序列检测器、带握手的流水线加法器，这些在牛客网和LeetCode上都能找到Verilog版本。建议你每周练两到三道，重点不是写出来，而是写完后自己能讲出为什么这样切状态、为什么用独热码。另外，寒武纪的笔试一般是一小时左右的客观题加一道简答题，简答题会让你写一段代码并解释，所以笔试前最好把基础语法过一遍，特别是generate语句和参数化模块的写法。你目前有开始刷题吗？还是主要在回顾项目？

海思和寒武纪，一个是深挖项目里你做过的每一个决定，一个是现场扔给你一个任务看你写代码的思路。我个人的感受是，如果你课设项目是自己从头搭的、时序约束也自己写过，海思那边会好聊很多；如果你平时刷过不少Verilog题、对状态机和握手信号比较熟，寒武纪更容易出彩。你目前手里有几个能讲30分钟的项目？

两家其实都在看你能不能把想法落地成可综合的电路，只是切入点不同。海思的面试流程一般是三轮技术加一轮HR，第一轮聊项目细节，第二轮会具体到你的代码里有没有跨时钟域处理、复位怎么做的、综合后的时序报告你读过没有。他们甚至会问你当时选那个IP核的时候，是自己评估过资源占用还是直接照着教程选的。如果你只是照着开发板例程跑了一遍，很容易在第二轮被问住。寒武纪的笔试相对基础，但手撕代码环节很重，常见做法是给一个算法加速的场景，比如矩阵乘或者卷积的某一步，让你半小时内画出数据流图、写出带握手信号的模块框架。他们不要求你把每一行都写完，但组合逻辑和时序逻辑的划分、状态机编码方式这些会被仔细看。准备的时候，建议你把手头的项目重新过一遍，重点不是功能实现，而是为什么这么设计、有没有考虑过其他方案。你项目里用到过原语或者IP核的定制参数吗？这个可能是海思追问的高频点。

我觉得有个误区值得提醒一下：很多人以为海思只看项目、寒武纪只看代码，实际上两家都在两个方向上筛人，只是门槛位置不一样。海思的第三轮技术面有时候会突然让你上机写一段Verilog，比如同步FIFO或者序列检测器，然后追问你怎么处理空满标志、能不能用xilinx的原语实现。如果你只准备了项目深挖，代码环节突然卡住会很难受。反过来，寒武纪的手撕代码环节虽然重，但项目深挖也不会放过你——他们会问你项目里遇到的最大时序违例是多少、怎么修的、有没有试过换speed grade。一个比较实际的做法是：把项目里综合后的时序报告和利用率截图整理好，面试前自己对着截图讲一遍，看能不能说清楚为什么某条路径slack为负、为什么LUT用得多。另外，如果你项目里用了异步FIFO或者跨时钟域处理，建议把同步器的原理和为什么要加两级寄存器讲透，这个在两家都是高频追问。你可以先定一个优先级：如果项目是自己完整做的、有板级调试经验，海思的面试会更有优势；如果平时刷题多、代码风格好，寒武纪的流程会更顺畅。你目前有在牛客或者别的平台刷过Verilog题吗？这个会影响你最后两周的冲刺方向。

海思那边三轮技术面基本是固定的，第一轮主要聊项目，第二轮就会往具体实现细节上走，比如你项目里复位是怎么做的、跨时钟域有没有用同步器、综合后时序报告看过没有。第三轮有时候会突然让你上机写个Verilog模块，像同步FIFO或者序列检测器，写完追问空满标志怎么处理、能不能用原语实现。所以单纯准备项目深挖是不够的，代码基本功也得练。寒武纪反过来，笔试相对基础但手撕代码环节很重，常见做法是给一个算法加速的场景，让你半小时内画数据流图、写出带握手信号的模块框架，不要求全写完但组合逻辑和时序逻辑的划分会被细看。你目前有开始刷Verilog题吗？还是主要在整理项目？