今年秋招面海思，面试官让我手撕Verilog实现一个实时FFT模块，要求AXI-Stream接口，吞吐率至少1Gbps。我之前只写过简单的FFT核，没考虑流水线深度和资源复用。想问一下这种场景下流水线架构怎么设计？比如基2、基4怎么选，旋转因子用查找表还是CORDIC？BRAM和DSP怎么分配才能不爆资源？求一个具体的代码框架和优化思路，谢谢！
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
今年秋招面海思，面试官让我手撕Verilog实现一个实时FFT模块，要求AXI-Stream接口，吞吐率至少1Gbps。…
返回问答广场
