2026年FPGA校招，面试官让我手撕Verilog实现一个异步FIFO，格雷码指针同步时打两拍够吗？求具体代码和波形分析

最近在准备FPGA校招，刷到一个高频手撕题：实现异步FIFO。网上教程很多，但都是同步FIFO，异步FIFO的空满判断到底怎么处理？格雷码指针跨时钟域同步时，打两拍真的够吗？会不会出现漏采或重复采的情况？另外，读指针和写指针的位宽怎么确定？FIFO深度是2的幂次方时才能用格雷码，如果深度不是2的幂次方怎么办？求大佬给个完整的代码框架和波形分析，最好能讲讲面试官会追问哪些坑。