我今年秋招，简历上写的是电赛做的基于FPGA的DDS信号发生器，能输出正弦波、方波、三角波，用了查找表和DAC。但听说面试官特别喜欢追问DDS的相位累加器位宽怎么定、频率分辨率怎么算，还有CORDIC算法和查找表相比的优缺点。我目前只停留在会调IP核的阶段，底层原理没深挖，怕被问穿。想请教一下，DDS的相位截断误差怎么分析？CORDIC的迭代次数和精度怎么权衡？面试官还会从哪些角度深挖这个项目？
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
我今年秋招，简历上写的是电赛做的基于FPGA的DDS信号发生器，能输出正弦波、方波、三角波，用了查找表和DAC。但听说面…
返回问答广场
