FPGA工程师到底算硬件还是软件岗？2026校招简历上怎么写才能不被HR筛掉？

FPGA这个岗位最大的特点就是它横在硬件和软件之间，你感觉被两边嫌弃，其实是还没找到自己的定位。2026年校招，HR筛简历的逻辑很简单：先看岗位关键词匹配度，再看项目里有没有能直接证明能力的量化结果。你本科做Verilog和板级调试，这本身是FPGA最核心的技能组合，问题在于你投递时没有按JD「翻译」自己的经历。

我的建议是准备两个版本的简历。偏硬件岗（强调时序、PCB、信号完整性）那一版，把项目里「时序收敛到多少ns」「资源占用率从多少优化到多少」「上板调试时遇到时钟抖动怎么处理」写进项目描述，用STAR法则把「你做了什么」变成「你解决了什么问题、带来了什么指标变化」。偏软件岗（强调C/C++、Linux、Zynq PS/PL协同）那一版，重点写你在Zynq上跑过Linux、写过驱动、用AXI总线做过PS和PL的数据交互，哪怕只是课设级别，也要把「协同开发」这个关键词放进去，因为HR搜简历时就是按这些词匹配的。

投递策略上，优先选岗位名称里明确带「FPGA」的，这种岗位通常对软硬件都有要求，但不会像纯数字IC那样死磕ASIC流程，也不会像嵌入式软件那样要求你精通操作系统内核。纯数字IC岗一般默认你会前端设计，但更看重综合、DFT、后端相关的知识，你只有Verilog和板级经验确实会被归到「偏硬件」；嵌入式软件岗则默认你会跑系统、写应用，你的Verilog经验在他们眼里反而是多余的。所以不要硬投，去投那些JD里同时出现「Verilog」「时序」「Linux」「调试」的岗位，这种才是FPGA工程师的真正归属。

最后，简历上一定要有数字，比如「帧率从30fps提升到60fps」「LUT占用减少20%」「时序裕量从负值修到正1.2ns」，HR和面试官都吃这套。没有数字就自己造实验去测，哪怕是在开发板上跑个计数器，你测出最大时钟频率也是量化的结果。你现在的困惑是正常的，FPGA本来就要求你既懂硬件时序又懂软件流程，接受这个「两边都要沾」的定位，简历自然会清晰。你目前是先投偏硬件还是偏软件的岗位多一些？这会影响你先改哪版简历。

别纠结它算什么岗，HR只关心你简历里有没有他们JD上的词。投硬件岗就写时序收敛和板级调试，投软件岗就写C和Linux，同一段项目换个说法的事。硬投数字IC和嵌入式软件，本质是拿自己的短板去碰别人的长板，不筛你筛谁。

你这个问题我当年也遇到过，后来想明白一件事：FPGA岗位在招聘市场里其实是个「翻译岗」——你要把同一段经历，翻译成硬件工程师听得懂的时序语言，或者翻译成软件工程师听得懂的系统语言。

具体操作就是准备两份简历，但项目描述不要写两遍，而是抽同一个项目的不同侧面。比如你做过的图像采集系统，偏硬件版就写「用Verilog实现SDRAM控制器，时序裕量收敛到0.5ns以内，完成DDR3读写测试」；偏软件版就写「在Zynq上搭建Linux系统，编写VDMA驱动完成PS端与PL端图像数据交互，帧率达到60fps」。同一个项目，两个角度，但都是真实经历。

投递时也注意下岗位JD里是「硬件」出现次数多还是「软件」出现次数多，哪个多就投哪版简历。别觉得这是投机取巧，FPGA工程师本来就需要这种跨界表达能力，简历只是你第一次展示这种能力。你手头这个项目，是PS端写得多还是PL端写得多？这决定了你简历往哪个方向多倾斜一点。