2026年FPGA大赛只剩三天，用安路FPGA做实时车牌识别，ANPR的字符分割模块LUT爆了，怎么用行投影和连通域标记简化？求具体架构

我们队用安路FPGA做车牌识别，字符分割模块LUT直接爆了，只剩三天。导师说用行投影加连通域标记能简化，但具体怎么做？行投影是先把二值图像按行累加找字符上下边界吗？连通域标记用两遍扫描还是种子填充？怎么在FPGA上实现而不爆LUT？有没有现成的Verilog代码结构可以参考？求具体架构和资源估算。