我们队伍今年电赛选了视频拼接题，用安路FPGA做四路HDMI输入实时拼接，结果DDR3带宽直接爆了，帧率掉到15帧。老师说是行缓存和帧缓存策略不对，但我查了好多资料都是讲概念，没有具体参数推导。想问问做过类似项目的同学，多路视频拼接时DDR带宽到底怎么算？行交织和帧缓存怎么配合才能把带宽压下来？有没有具体的参数配置和优化流程可以分享？
3 个回答
先别急着上帧缓存，把带宽账算清楚再动手。四路1080p60、RGB888的话，一路是1920×1080×60×24，约2.98Gbps，四路就是11.9Gbps，DDR3-1600理论带宽12.8GB/s但实际读写效率能有60%就不错了，所以单靠DDR3确实紧张。你老师说的行交织，核心是把四路输入按行切分成小段，比如每16行作为一个burst，交错写入DDR的不同bank，这样避免四路同时访问同一bank导致的行冲突。帧缓存建议用双缓冲而不是环形，因为双缓冲结构简单，写满一帧就切，读端永远读完整帧，突发压力小很多。具体参数上，行缓存深度按一行像素的1.5倍留余量，比如1080p一行1920字节，用3072字节的FIFO；burst长度设成DDR3的8或16，对齐到256字节。还有个坑：HDMI输入时序不稳定，行交织的切分点必须跟输入的行同步信号对齐，否则会出现撕裂。你们可以先在仿真里把带宽模型搭出来，用ModelSim测不同行交织粒度下的DDR读写效率，选一个效率最高的粒度，再上板实测。对了，你们四路输入分辨率统一吗？如果有一路是4K，带宽算法完全不一样。
这事我去年带校队做过类似题目，说点实际调参的经验。带宽爆了不一定是策略错，很可能是你们把每一路输入都单独做了帧缓存，四份全帧缓存同时读写，DDR的bank冲突和刷新开销直接吃满。正确做法是行交织加共享帧缓存：四路输入先各自过行FIFO，按行号交错后写入同一个DDR地址空间，地址映射用二维数组，行地址对应输入路数，列地址对应行内像素。这样DDR每次burst读写的都是连续数据，效率能到70%以上。具体参数推导分三步：第一步算总带宽，四路1080p60加上24位色深，理论是4×1920×1080×60×3字节，大约1.49GB/s，但DDR3实际有效带宽要打对折，所以你们看到的15帧说明有效带宽只有理论的一半不到，问题出在访问模式上。第二步定行交织粒度，常见做法是每路取64行作为一个block，四个block交错写入，这样DDR的precharge和activate次数能减少75%。第三步配帧缓存，双缓冲是必须的，但缓冲深度不用整帧，可以只缓冲当前正在写的block和上一块正在读的block，深度设为block大小的两倍。你们安路FPGA的DDR控制器IP一般支持axi4接口，burst长度设128字节，优先级设成写高读低，因为写是实时的，读可以等垂直消隐期。最后提醒一句：HDMI的像素时钟和DDR时钟是异步的，行交织的FIFO深度必须大于一个行周期的像素数，否则会溢出。你们用的安路是哪款型号？不同系列的DDR控制器时序参数差很多。
行交织粒度别用整行，用64或128像素小段，DDR效率能拉起来。帧缓存双缓冲够了，环形缓冲调试麻烦收益不大。先算清理论带宽再调，别瞎试。你们输入分辨率是1080p吗？
发表回答
登录后可在本页底部提交回答