2026年国赛电赛FPGA题，评委到底看中什么？是板卡炫技还是解决实际问题的思路？

先说结论：评委大概率不是被你的板卡烧钱程度打动，而是看你在有限资源里做了多少合理的取舍。功能完整只是门槛，真正拉开差距的是你对自己设计的理解深度。比如你做视频处理，评委问代码优化问得细，其实是在试探你有没有思考过为什么这么写——有没有考虑过行缓存怎么开、DDR带宽够不够、流水线级数会不会导致latency超标。这些东西不是靠堆资源能糊弄过去的。我见过不少组，功能全跑通了，但一上板子时序收敛不了，或者资源占用高得离谱，评委一问就露馅。建议你们在演示时主动讲两个点：一是你们在资源占用和性能之间做了什么权衡，比如为什么选这个分辨率、为什么用这种帧缓存策略；二是你们踩过什么坑，怎么通过改架构或者调参数解决的。这种过程性的东西比结果更能体现工程素养。另外，文档别写成流水账，最好有一页系统框图加一页关键时序说明，评委翻起来快，印象分自然高。对了，你们高云那款是什么型号？不同系列的LUT和DSP资源差别挺大，如果后续还打算优化，这个信息挺关键。

评委看的是你面对一个实际问题时，能不能用FPGA的方式把它解好，而不是看你会不会炫技。代码优化问得细，说明他们想确认你是真懂还是调通了而已。

如果你把评委的提问当成一次技术答辩而不是验收检查，思路就顺了。我当年拿奖那组做的是图像拼接，功能做完后我们花了整整一周在优化DDR读写调度，把带宽利用率从不到40%提到70%多。评委来看的时候，我们没急着演示效果，而是先拿出一张资源占用表和一页时序分析截图，指着其中一条关键路径说：这里我们因为跨时钟域导致setup违例，后来通过打拍和异步FIFO重设计解决了。评委当时眼睛就亮了，后面问的问题全是围绕这个优化过程展开的，反而没怎么纠结最终效果。这给我的感觉是，评委想看到的是一个工程师的思考闭环：你遇到了什么问题，分析了哪些可能原因，怎么验证，最后选了哪种方案，代价是什么。单纯的代码好看或者板子高级，在他们眼里只是外行看热闹。另一个隐形加分项是你们对器件本身的理解，比如高云和Xilinx在资源布局、进位链结构上的差异会直接影响某些写法和时序表现，能说出这种差异说明你们不是拿它当黑盒用。还有一点容易被忽略：现场演示时的容错设计。万一输入信号抖动或者环境光变了，你们的系统会不会崩？有没有做异常保护？这个评委很爱问。你们现在如果能拿出一份改动日志，哪怕手写的，也能证明你们是迭代出来的而不是一蹴而就。最后说句实在的，国赛评审里工程规范性比重比很多人想的要大，模块命名、注释、仿真脚本齐全度，都能在那么短的时间里给你加分。你们目前代码里有没有专门做上电复位的处理？如果没做，建议补上，这个细节经常被问。