7.0课程

2026年了，FPGA工程师搞AI加速卡，只会用Verilog写RTL，是不是早晚被HLS和Chiplet架构淘汰？

开放0 回答 38 浏览
极简码农0 粉丝0 关注

最近公司让我调研AI加速卡方案，发现大家都在聊HLS和Chiplet，感觉传统RTL工程师的护城河在变浅。我Verilog写了五年，现在有点焦虑，要不要赶紧去学SystemVerilog和HLS？还是说把PCIe和DDR4接口吃透更稳？求过来人指点，2026年FPGA工程师的技术栈到底该怎么更新才不被淘汰？

分享：

0 个回答

暂无回答，欢迎成为第一位解答者。

发表回答

登录后可在本页底部提交回答

提问者

极简码农查看主页
浏览「其他」

描述场景与已尝试方案，更容易获得有效解答

相关问题

暂无相似问题，可 浏览问答广场 发现更多讨论。

同分类
其他

提问建议

  • 标题写清核心疑问，避免「求助」「请问」等空泛用语
  • 正文补充环境、版本、报错信息或截图
  • 先搜索本站是否已有相近问题，减少重复提问
  • 若与课程相关，请标明课时或章节便于讲师定位

探索全站

问答首页课程目录学习产出学习中心能力测评项目视频文章FPGA云课堂社区资源广场智能就业人脉名录活动沙龙商城