2026年FPGA大赛只剩两周，用国产FPGA做实时语义分割，BiSeNetV2的INT8量化后mIoU掉到68%，除了QAT和蒸馏，有没有更快的校准集增强办法？

备赛2026年FPGA大赛，我们组用安路FPGA做实时语义分割，模型选的BiSeNetV2，INT8量化后mIoU从76%掉到68%，比赛还有两周就要提交作品了。PTQ校准集我们用的是Cityscapes的200张图，试过随机裁剪和翻转，效果不明显。听说EWGS和快速蒸馏能改善，但时间来不及了。有没有更快的校准集增强办法，比如用对抗样本或者特定场景图来校准？求具体操作流程和参数设置，最好能分享下你们实际调过的经验。