最近在公司做边缘AI加速器，用的是Xilinx K7，模型是YOLOv8n INT8量化。现在遇到的问题是DDR带宽只有128bit@800MHz，BRAM也只剩不到200个。我看网上说AI加速器要跑满DSP算力，但我的数据搬运总是卡顿，DDR利用率只有60%左右。想问问大家，DDR带宽和BRAM缓存到底怎么分配才合理？有没有什么工程上能落地的数据流优化方案？比如行缓冲、分块计算这些策略，具体怎么选？
4 个回答
先说结论：K7这个级别，128bit@800MHz的DDR3，理论带宽也就12.8GB/s，YOLOv8n INT8算下来，DSP算力大概在1.2T左右（具体看时钟），你现在的瓶颈其实不在BRAM不够，而在数据流组织方式。我做过类似的项目，给你一条主线：分块计算是核心，但分块不是随便切，要按输入通道来切，不要按空间维度切。YOLOv8n的卷积层输入通道一般是32的倍数，你每次从DDR读一个tile的输入特征图，比如64通道×8行×8列，这样数据局部性好，BRAM做行缓冲时只需要存一个tile的输入和权重，权重缓存用BRAM做双缓冲，输入用BRAM做行缓冲，DSP直接读BRAM，这样DDR的访问模式就从随机小包变成连续的大块burst，利用率自然能上80%。具体操作上，先写一个DDR的读写测试模块，看看你的AXI接口有没有开满burst长度，很多卡顿是没开满，或者没有用AXI的outstanding机制，K7的MIG支持outstanding，你把increment burst长度设成256，然后再看利用率。BRAM剩200个，每个36Kb，总共7.2Mb，其实够用，关键是别把整张feature map都放BRAM，那是新手误区。我建议你先做一件事：把YOLOv8n的每一层卷积的输入输出形状、通道数、DSP使用量列一张表，然后按通道维分块，每块是64通道，算一下每块需要的BRAM容量，你会发现大多数层用不了多少BRAM。优先级上，先保证DDR带宽利用率，再优化BRAM分配，因为DDR是瓶颈，BRAM只是缓存，缓存再大也救不了DDR的随机访问。最后提一句，K7的DSP48E1是25×18，INT8的话可以打包成两个乘法，但你要看综合工具支不支持，如果支持，你的算力利用率能翻倍。你先跑一下DDR的带宽测试，告诉我MIG的配置和AXI的burst长度，我可以帮你细算分块大小。
个人感觉你现在的核心矛盾不是BRAM少，而是DDR访问模式太散。行缓冲是必须的，但别用BRAM做整层缓存，那样200个BRAM肯定不够。做法是：输入特征图按行流式读入，BRAM只存当前卷积窗口所需的那几行，权重用BRAM全缓存（YOLOv8n权重不大，几十KB），输出直接写回DDR。这样BRAM占用很小，DDR读是顺序的，写也是顺序的，利用率能上80%。分块计算的话，按输出通道分成2-4个并行计算单元，每个单元独立读输入、写输出，用双缓冲隐藏DDR延迟。先跑通这个小数据流，再看瓶颈在哪。
别纠结BRAM，K7的DDR带宽就那样，先保证burst长度和outstanding，分块往通道方向切，行缓冲只存当前行窗口，权重全缓存，跑起来再看。
补充一点：YOLOv8n的检测头有多个尺度的卷积，如果你把整张图输入全放进BRAM，那肯定爆。建议只对backbone做流式处理，检测头部分因为输出特征图小，可以整张缓存。另外，DDR利用率60%很多时候是读写冲突，试试把读和写分别用两个AXI接口，一个读一个写，MIG支持多端口，这样能减少bank冲突。你现在的瓶颈很可能不是BRAM，而是MIG的调度策略，看看有没有开低延迟模式。
发表回答
登录后可在本页底部提交回答