2026年了，大二电子专业学生想参加集创赛但只会点灯，怎么在三个月内把数字IC方向的项目做出来？

别纠结RISC-V，三个月从流水灯到能跑通UART收发加个简单状态机，已经是很体面的集创赛作品了。找学长带比报班靠谱，报班教的是语法，比赛考的是系统思维，这个学长一句话能顶你查三天文档。

先说结论：别碰RISC-V，选UART或SPI这类接口项目。原因很简单，你现在的Verilog水平连时序约束都没概念，RISC-V光是取指、译码、访存那套流水线逻辑就够你debug到比赛前夜。三个月规划我建议这样：第一个月别急着写代码，先把《Verilog数字系统设计教程》前六章啃完，每天写两个小模块，比如计数器、移位寄存器、FIFO，仿真用Vivado自带的行为仿真就行。第二个月开始做UART收发，先做发送端，再做接收端，最后连成一个回环测试，这个阶段核心是学会看波形图，把数据在总线上的时序画出来。第三个月留两周做集成，把UART挂到一个小型状态机上，比如做个简单的协议解析，剩下时间全用来写文档和做PPT——集创赛初赛评审很看重报告，代码烂点没关系，但你要能把设计思路讲清楚。找学长这事别拖，现在就联系，哪怕只是每周问一次问题，也比你自己闷头啃效率高。最后提醒一句：三个月里你至少会想放弃两次，第一次是学不完语法，第二次是仿真结果不对，熬过去就赢了。

你这问题我太熟了，去年我带的两个学弟就是从流水灯起步，一个选了UART，一个头铁冲RISC-V，最后结果很能说明问题：UART那个拿了分赛区二等奖，RISC-V那个初赛都没过。不是说RISC-V不行，而是你现在的积累撑不起那个复杂度。集创赛数字IC方向其实分好几个赛道，有的偏算法实现，有的偏接口设计，有的偏处理器架构，你大二这基础，选接口类是最稳的。具体时间线我建议：第一周别碰代码，先把集成开发环境配好，Vivado或者Quartus都行，然后跑通一个LED流水灯的综合和烧录，确认工具链没毛病。接下来三周死磕语法，重点看always块、阻塞非阻塞赋值、状态机写法，每天写两个小模块，仿真通过为止。第二个月做UART发送端，这个阶段你会遇到第一个坎：跨时钟域处理。别慌，这是所有数字IC工程师的必修课，用两级同步器就能解决，但你要理解为什么需要同步。第三个月的思路是：前两周把UART收发打通，做成回环测试，然后花一周时间加一个简单功能，比如CRC校验或者帧格式解析，最后一周专门整理文档和画框图。评委看初赛作品，第一眼看的是你的系统架构图清不清楚，第二眼看你的代码风格规不规范，第三眼才看功能完成度。所以代码注释一定要写清楚，模块划分要合理，别为了炫技堆复杂逻辑。另外，找学长这事比报班重要十倍，因为培训班老师不熟悉集创赛的评审偏好，学长能告诉你哪些坑千万别踩。你现在最需要确认的是：你们学校有没有往年参赛的学长能联系上？没有的话，去集创赛官网找往届获奖作品的公开答辩视频，看三遍比你瞎琢磨半个月强。