2026年了，FPGA工程师用SystemVerilog做UVM验证，和Verilog写RTL相比，哪个岗位更缺人？薪资差距有多大？

开放0 回答 32 浏览 2026-08-24

码上起飞0 粉丝0 关注

本人做了两年FPGA开发，主要用Verilog写RTL，最近看招聘发现很多大厂在招验证工程师，要求SystemVerilog和UVM。想知道现在验证岗是不是比RTL设计岗更缺人？薪资能高多少？如果从RTL转验证，需要补哪些东西？有没有过来人给点建议？

0 个回答

暂无回答，欢迎成为第一位解答者。

发表回答

登录后可在本页底部提交回答

登录后即可参与回答

提问者

码上起飞查看主页

描述场景与已尝试方案，更容易获得有效解答

相关问题

暂无相似问题，可浏览问答广场发现更多讨论。

同分类

提问建议

标题写清核心疑问，避免「求助」「请问」等空泛用语
正文补充环境、版本、报错信息或截图
先搜索本站是否已有相近问题，减少重复提问
若与课程相关，请标明课时或章节便于讲师定位

问答首页课程目录学习产出学习中心能力测评项目视频文章 FPGA云课堂社区资源广场智能就业人脉名录活动沙龙商城