2026年了，FPGA工程师搞AI加速，面试官问INT8量化后精度下降怎么补偿，除了QAT和PTQ还有什么实战手段？

面试官其实是想看你会不会做敏感层分析。别光说混合精度，直接讲你先用每层输出误差或者余弦相似度找出掉点最重的几个层，然后单独给这几层保留FP16或INT16，其他层继续INT8。这一手在FPGA上很常见，因为DSP资源够用的话，混合精度几乎不增加延迟。

补一个实战里很管用的思路：校准数据集别用现成的验证集随便跑一遍，得针对部署场景去构造。比如你做的是视频检测，那就多放不同光照、不同运动模糊的帧；做的是语音，就混入不同信噪比的样本。校准集覆盖不到的数据分布，INT8在推理时就会在那些区域掉点，这不是量化本身的错，是校准没对齐真实分布。另外，clip值的调优也值得抠，很多框架默认的clip策略是MinMax或者百分位，但实际用MSE最小化去搜索每层的clip值，往往能救回0.5到1个点的精度。你面试时可以提一句，你会在校准阶段做clip搜索而不是直接套默认参数，面试官会觉得你踩过坑。

说个比较冷门但很有效的招：知识蒸馏不一定要在训练时做，可以在量化后做一次轻量的蒸馏补偿。具体做法是拿FP32的原始模型当teacher，量化后的INT8模型当student，用一小部分校准数据，只对敏感层的输出特征做L2损失对齐，冻结其他层。这样迭代几百步，通常能把掉点拉回来一半以上，而且不需要重新训练整个网络，在FPGA部署流程里加这个步骤成本很低。风险是如果校准集太小，容易过拟合到校准集上，所以建议混合使用原始训练集的一小部分子集。另外，动态量化也可以作为兜底方案——不是整个模型动态量化，而是对某些动态范围特别大的激活层，比如检测头的输出，在推理时临时算一下min/max再量化，FPGA上多花几个时钟周期换精度，值得。面试官如果继续追问，你就说关键是要先量化分析工具跑一遍，看看是哪类层掉点最严重，是权重分布偏斜还是激活值有长尾，然后对症下药。你提到per-channel和per-tensor，这俩在FPGA上要注意，per-channel在硬件上可能需要额外的scale存储和计算，并不是所有板子都支持，所以有时候宁可做敏感层混合精度也不做per-channel。顺便问一句，你面试那家是做哪类边缘芯片的？视觉还是语音？这会影响他们更看重哪套补偿手段。