2026年，FPGA大赛国赛拿奖的选题是不是比技术更重要？求过来人分析评委到底看什么

说实话，选题和技术在评委眼里都不是第一位的，第一位是「你讲清楚了这个东西为什么值得做」。往届那些看起来简单的获奖作品，你去翻PPT会发现它们把应用场景、系统框图、资源占用、调试难点讲得明明白白。纯功能演示类项目大概率止步省赛，因为评委看完只会觉得「哦，能跑」。你们大二三个人，Verilog基础行但没完整项目经验，我最建议的是别追冷门赛道，追「你三个月内能做出完整工程」的赛道。实时图像处理撞车多不是问题，撞车意味着有大量公开资料可参考，你们把国产FPGA的片上资源利用率和帧率优化做扎实，就是创新点。一句话：选题决定上限，工程完整度决定你能不能摸到上限。你们现在有具体型号的板子了吗？

作为参加过两次大赛、一次当队员一次当评委助理的人，我直接说结论：评委打分表上，功能完成度只占三成左右，剩下七成分散在系统架构、创新性、工程规范性和现场答辩逻辑里。很多人以为技术强就能赢，其实每年死在PPT上的技术大牛不少——他们花三个月调通了算法，却用三页PPT讲「我用了什么IP核」，评委根本看不出你的设计难度。你们问选题权重，我的看法是：选题是门票，不是分数。只要不是纯功能演示、不是拿现成开源方案改个参数，基本上都在一个起跑线上。真正拉开差距的是「系统级设计能力」的呈现，具体来说有三点：第一，有没有画出完整的数据流图，包括DDR读写带宽计算、流水线级数划分、跨时钟域处理；第二，有没有做资源优化，比如图像滤波用了多少LUT和DSP，和同类方案对比有什么优势；第三，调试过程怎么展示，是贴一张仿真波形还是放一段板级调试的时序分析截图。你们做的实时图像处理，撞车不可怕，反而说明赛道成熟、评委看得懂。冷门赛道风险极高，评委自己都不熟，你讲得再好他也无法判断难度。我的建议是：把项目做成「面向特定场景的实时图像增强系统」，比如低照度视频增强或工业缺陷检测，这样既有应用场景又有算法创新点。PPT里一定要有一页「系统架构总览」和一页「资源利用与瓶颈分析」，这两页做好了，比你在台上多讲十分钟代码细节都有用。另外提醒一句：三人队伍一定要明确分工，一个人主攻算法和RTL，一个人主攻系统集成和调试，一个人专做文档和PPT，别到最后所有人都在改代码没人理文档。你们现在开始做的话，时间线大概是这样：前两周定方案和器件选型，中间六周做核心模块，最后三周全力冲刺文档和演示视频。你们打算用哪款国产FPGA？这个决定会影响很多设计取舍。

换个角度说吧，你们大二三个人，最大的劣势不是技术，是「没见过完整的项目流程」。评委里有很多企业工程师，他们看作品第一眼就是「这像不像一个能交付的产品」。所以与其纠结冷门赛道，不如把力气花在「工程规范性」上——版本管理用git，代码风格统一，注释写清楚，仿真文件归档，板上调试记录做成log。这些东西在展示时可能只占一页PPT，但答辩时评委随口问一句「你们时序约束怎么做的」，你答得出来和答不出来，分数直接就分层了。我见过一个做音频频谱显示的项目拿了国二，技术上就是FFT加LED驱动，但他们的PPT里有一页「资源利用率与功耗分析」，另一页「三种方案对比」，评委当场就说这个组有工程思维。你们做图像处理，我建议加一个「动态调节参数」的功能，比如通过按键或串口实时改变滤波阈值或帧率，这能体现系统交互能力，比单纯算法跑通高一个层次。另外，答辩时千万别只说「我们实现了什么」，要说「我们遇到了什么困难、怎么定位的、最后怎么解决的」——评委最吃这一套，因为这就是他们日常工作的真实状态。最后提个风险：国产FPGA的工具链相比Xilinx还有差距，你们如果没用过，建议先花一周时间把开发环境摸熟，别等到中期才发现综合时间长得离谱。你们现在三个人里有谁对国产FPGA的开发流程比较熟吗？没有的话得赶紧补课。