2026年了，FPGA大赛国赛评委到底看重什么？是创新点还是工程完成度？备赛三个月还有机会冲奖吗？

个人感觉，你这个问题问反了。不是「创新点还是完成度」二选一，而是完成度是门票，创新点是排名。国赛评委手里几十支队，先看你能不能完整跑通整个流程，基本功能稳定、演示顺畅，这决定了你是在一等奖池子里还是二等奖池子里。然后才谈创新：你这个边缘检测是用了自定义的硬件加速架构？还是对算法做了资源优化？哪怕只是把内存带宽利用率提上去，也比堆一堆花哨的预处理模块强。三个月时间紧，我建议前两个月死磕核心链路，从摄像头进来到结果输出，每个环节都要有异常预案，比如光照突变、画面抖动、按键误触。最后一个月专门练演示脚本，把「演示什么、讲什么、评委可能问什么」写成稿子，跑二十遍以上。真正容易踩的坑是现场演示时环境变了，图像效果不如实验室，你却没准备手动调参的后门。

先说结论：三个月冲奖完全有机会，但你要清醒地认识到，国赛评委的注意力分配是「先看能不能用，再看有没有巧思」。我见过太多队伍把精力花在炫技上，比如搞了六种边缘检测算法切换、加了语音播报，结果演示时主流程断了一次，直接掉到三等奖。反过来，也有队伍只做一个Canny边缘检测，但把时序约束做得很干净，在低端FPGA上跑出了高帧率，还设计了双缓存架构来避免画面撕裂，评委当场就多问了几句。所以我的建议是：给核心功能留足冗余时间，砍掉一切非必要功能。创新点放在「资源利用效率」和「架构设计」上，比如你可以对比一下同样算力下，你们的逻辑单元消耗比对手少多少，或者用DSP硬核替代LUT实现乘法器，这些都是评委能直观感受到的。至于演示环节的坑，第一，提前把供电和接线固定死，不要在现场插拔；第二，准备一个「最坏情况」的演示路径，比如故意把图片调暗，展示你的算法在低对比度下的鲁棒性，这反而比顺风顺水的演示更加分。另外，如果你用的是安路的板子，务必提前确认官方IP核的版本和你的工具链兼容性，我见过有人因为MIPI接口的IP版本不匹配，现场折腾了半小时。你现在的摄像头型号和输出格式定下来了吗？

其实吧，三个月冲奖这事，你得先想明白一件事：评委不是来看你秀肌肉的，是来看你「会不会做工程」的。安路这颗FPGA，本身资源就有限，你如果一上来就想着把边缘检测、色彩空间转换、目标跟踪全塞进去，大概率是demo跑起来都卡成PPT。我见过最可惜的队伍，算法论文写得头头是道，结果现场因为DDR读写冲突直接黑屏，评委连问问题的兴趣都没了。所以我的建议是：前一个月，你哪怕只做Canny边缘检测+实时显示，也要把每一帧的时序都抠到极致，比如用Line Buffer做行缓存，减少外部存储访问，这样在低端芯片上也能跑出60帧。后一个月，再考虑加一个「小而亮」的改进点，比如用硬件状态机替代软核CPU来做阈值自适应，或者把二值化后的图像用游程编码压缩再输出，这些都能在答辩时用一两句话讲清楚，而且评委一听就知道你是真懂硬件。至于演示，最坑的就是现场灯光和实验室不一样，你最好准备一个手动调节阈值的旋钮或按键，别让算法全自动，否则一旦光照变了，图像全是噪点，你总不能当场改代码吧。对了，你们现在摄像头接口是用的DVP还是MIPI？这俩在安路上调试难度差挺多的，如果还没定，建议先查一下你们板子的参考设计。