最近在做PCIe Gen5的FPGA方案，板子打样回来眼图测试一直不过关，抖动和串扰都超标。已经试过换更贵的板材，也考虑过加retimer芯片但成本扛不住。想问问有经验的前辈，除了换材料和加芯片，还有哪些信号完整性调试手段？比如TX均衡参数怎么调？RX的CTLE和DFE怎么配合？另外PCB走线方面，过孔stub和走线参考层切换有什么讲究？我们用的是国产FPGA，不知道和进口大厂的PHY差距大不大，有没有针对性的优化思路？
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
最近在做PCIe Gen5的FPGA方案，板子打样回来眼图测试一直不过关，抖动和串扰都超标。已经试过换更贵的板材，也考虑…
返回问答广场
