2026年了，孩子大三电子专业，想考研去成电读FPGA方向，家长现在该重点抓他的数学还是项目经验？

先给你吃颗定心丸：复试不是只看项目，初试分数和专业课基础永远是第一道筛子。成电这类学校，复试时老师会拿笔试、面试提问、甚至现场手写代码来考察，项目经历只是你综合素质里的一小块。我认识不少双非考上的，初试前根本没空做完整项目，靠的是把数电、信号与系统这种核心课啃透，复试时被问到基础概念能对答如流，照样被录。所以你现在的优先级很明确：大三暑假前，数学和专业课占七成时间，这是硬门槛。Verilog有余力就每天写半小时小模块，保持手感，但别为了凑项目去花整周时间调板子。真正要做的项目，等初试考完、估分有把握了，再用1到2个月集中做个小的图像采集显示系统，或者简单的串口通信加状态机，这种小而完整的东西复试讲清楚来龙去脉就够了。另外提醒一句，如果考研失利走春招，以他现在的水平，FPGA岗位大概率只能投助理或测试类，竞争力不强，但也不是没机会，前提是春招前补一个能跑通的项目。现在最该抓的，还是让数学和专业课的分数先够到复试线，别本末倒置。你们现在有跟成电的师兄或者导师联系过，了解过他们实验室具体做什么方向吗？

我是做数字IC的，见过不少考研复试的学生，给你一个比较实在的判断：初试分数决定了你能不能进复试的门，项目经历决定的是你进去之后老师愿不愿意多聊两句。但这两件事的时间窗口完全不一样，初试是12月，复试是次年3到4月，中间有整整两三个月的空档，足够做一个像样的项目。很多家长焦虑的点在于，觉得项目必须现在就开始积累，不然复试简历空白。其实不是的，复试老师心里清楚，双非学生本科阶段能做的项目天花板有限，他们更想看到的是你面对一个没做过的问题时，怎么拆解、怎么查资料、怎么调试。所以你现在逼孩子做项目，反而可能让他把数学复习的时间挤掉，初试分数不够，项目做得再花哨也白搭。我的建议是，现在到暑假前，数学和英语是绝对主力，专业课里信号与系统和数电要重点过，因为复试笔试和面试都会考。Verilog可以每天花半小时看看语法，别丢就行。等初试考完，立刻启动项目，选个简单但完整的，比如用FPGA驱动一个VGA显示器显示图片，或者做一个串口收发加CRC校验，这种项目一到两个月能做完，而且能讲清楚设计思路。复试时老师问起来，你只要能把状态机怎么画的、时序怎么约束的、遇到毛刺怎么处理的讲明白，比堆一堆高大上的名词有用得多。另外说到春招，说实话，没有项目经验的双非本科，去投FPGA开发岗会很难，因为社招和校招的jd里基本都要求有流片经历或完整项目。但可以走另一条路，先投测试验证或者嵌入式软件岗，进去之后再转，或者干脆去小公司做FPGA助理，积累一年经验再跳。你现在的重点，就是把初试分数这个地基打好，项目是后面的事，别被焦虑带着走。你孩子目前数学复习到第几轮了？

您这个焦虑我特别能理解，但先把心放回肚子里：初试分数是入场券，项目是加分项，这个顺序不能反。大三暑假前，数学和专业课必须占七成以上时间，这是硬门槛，成电复试笔试和面试问基础概念问得很细，数电、信号与系统这些啃不透，有项目也白搭。项目那件事，等初试考完估分有把握了，再用一到两个月集中做个小而完整的东西，比如图像采集加VGA显示，或者串口通信带状态机的小系统，复试时把来龙去脉讲清楚，比现在花整周调板子划算得多。至于您担心的春招，说实话，如果初试失利，凭现在没项目的水平想进FPGA岗，大概率只能投助理或测试类，正式研发岗很难，但这不是绝路，很多公司也看学习能力和基础。现在最该抓的其实是孩子的复习节奏，您作为家长，少问「项目做了没」，多问问「数学复习到哪了」，比什么都管用。您要是实在不放心，可以让他每天睡前花半小时写个Verilog小模块保持手感，但千万别占用整块复习时间。不知道他数学现在一轮过完没有？这个节点比项目更关键。

拿我自己带过的学生举例吧，有个双非考上成电的，初试前根本没做过完整项目，复试被问到项目经历时，他直接说「我本科阶段没有流片条件，但我把数电课本里那个状态机设计自己用Verilog写了一遍，还仿真过」，然后当场把代码思路画在黑板上。老师反而觉得他诚实且基本功扎实。复试老师心里门儿清，双非本科生能做出多高水平的东西？他们真正想考察的是你面对未知问题时怎么拆解、怎么查资料、怎么调试。所以您问复试到底看初试还是项目，我的判断是：初试决定你能不能进门，面试时基础概念能不能对答如流决定老师愿不愿意多聊两句，项目只是提供聊天的引子。现在最怕的就是两头都想抓，结果数学复习被项目挤得支离破碎，初试分不够，项目做得再花哨也进不了复试。建议您和孩子明确一个账：大三暑假前，每天数学至少四小时，专业课两小时，Verilog最多半小时保持手感。初试结束到复试那两三个月，才是真正做项目的时间窗口，那时候压力小、思路清晰，做一个完整的图像采集显示系统或者简单的CPU设计都来得及。您不妨换个角度想，如果孩子初试考了高分，就算简历上项目空白，复试老师也会觉得「这孩子基础扎实，可塑性强」；反过来，项目堆了一堆但初试线都没过，那才是真没机会。眼下您最该做的，是帮他把数学的强化阶段资料准备好，而不是催他买开发板。对了，他现在数学是跟着网课在走还是自己啃全书？这个进度直接影响后面时间怎么排。

我给您算一笔时间账，您就知道答案了。考研初试是12月底，复试是次年3到4月，中间隔着两三个月。项目这个东西，它的保质期其实很短——复试老师关心的不是您孩子大一做过什么，而是他现在能不能把一个东西从头到尾讲明白。所以项目完全可以在初试考完、估分有把握之后，用一到两个月集中做一个。那时候他数学英语都放下了，每天十个小时泡在实验室都行，做一个图像采集加VGA显示的小系统，或者串口通信带状态机的板子，时间绰绰有余。反过来，如果现在逼他抽周末调板子，数学复习被切得七零八落，初试差个十分二十分进不了复试，那项目做得再漂亮，连展示的机会都没有。复试老师心里门儿清，双非本科生能做出什么高精尖的东西？他们真正想看的，是这孩子面对一个没做过的问题时，能不能自己查手册、自己搭仿真、自己把bug调出来。这些能力靠的是数电和Verilog的基本功，不是靠项目数量堆出来的。所以我的建议很明确：现在到暑假前，数学每天至少四小时雷打不动，专业课两小时，Verilog每天睡前写半小时小模块保持手感就够了。等初试考完，再让他全身心扑到项目上去。您作为家长，现在最该盯的其实是他的作息和心态，别让他因为焦虑项目而熬夜刷视频看教程，那才是真浪费时间。等初试结束您再问他项目的事，那时候他反而会主动去找。您要是实在不放心，可以让他现在每周抽一个晚上，把之前数电课里那些状态机设计用Verilog重新写一遍仿真一遍，这不算项目，但对复试面试时的临场手写代码特别有帮助。您觉得这个安排合理吗？

一句话：数学是门票，项目是锦上添花，顺序别搞反。现在离初试还有大半年，您就让他每天数学和专业课占七成时间，Verilog保持手感就行。项目等初试考完再集中做，一两个月足够做出个像样的东西，复试老师不会因为你没项目就刷人，他们更反感的是初试分不够还拿项目来凑的学生。您要实在焦虑，就让他每天睡前写半小时Verilog小模块，既不算负担，面试时也能说'我保持了编码手感'，这就够了。

您这个问题的核心其实不是「数学还是项目」，而是「时间窗口怎么排」。初试12月底，复试次年3到4月，中间有至少两个月的空档。这两个月孩子数学英语都放下了，每天十个小时泡实验室，做一个图像采集加VGA显示的小系统，或者串口带状态机的小板子，时间完全够。反过来说，现在让他抽周末调板子，数学复习被切碎，初试差十分进不了复试，项目做得再漂亮也没人看。所以我的建议很明确：暑假前数学和专业课占七成时间，Verilog每天睡前写半小时小模块保持手感就行，别把它当成「做项目」那么重的负担。复试老师心里清楚双非本科生能做出什么天花板，他们更想看你面对一个没做过的问题时怎么拆解、怎么查手册、怎么调bug。这些能力靠的是数电和Verilog基础，不是简历上堆几个项目名。您要是实在不放心，可以让孩子把本科课程设计里那个状态机设计，自己用Verilog重新写一遍并仿真，复试时能讲清楚来龙去脉，比现在花整周调板子划算得多。

个人感觉您最需要想明白的是「复试老师到底在挑什么人」。成电FPGA方向的老师，复试时会拿笔试、面试提问、甚至现场手写代码来考察。他们真正烦的不是你没项目，而是你项目听着挺多，一问细节就卡壳——那反而暴露基础不牢。我见过一个双非考上的学长，初试前根本没时间做完整项目，复试被问到项目经历时，他直接说「我本科没有流片条件，但把数电课本里的状态机设计用Verilog自己写了一遍还仿真过」，然后当场把代码思路画在黑板上。老师反而觉得他诚实、基本功扎实，最后也录了。所以优先级应该是：暑假前数学和专业课打底，这是硬门槛；初试考完估分有把握了，再用一个多月集中做个小的完整项目，比如串口通信带状态机，或者图像采集显示——这种项目复试时讲清楚来龙去脉就够了，不需要多高大上。另外您担心春招的问题，说实话，如果初试失利，凭他现在的水平想直接进FPGA研发岗比较难，大概率只能投助理或测试类，但这不是绝路，很多公司也看学习能力和基础，春招前突击两三个月做个项目也能补救。现在最该做的是稳住复习节奏，您少问「项目做了没」，多问问「数学复习到哪了」，比什么都管用。对了，您孩子数学基础怎么样？如果数一现在还没过完一轮，那项目的事更得往后放。

数学。您不用纠结，考研是场「先过线再谈其他」的游戏，成电电子科学与技术复试线不低，初试分不够，项目做出花来也进不了复试门。大三暑假前，数学和专业课是绝对主力，Verilog每天抽半小时写写小模块保持手感就够了。项目等初试考完、估分有把握了再集中做，两三个月做个图像采集加VGA显示的小系统完全来得及，复试时把来龙去脉讲清楚，比现在花整周调板子有用得多。复试老师更看重你面对陌生问题时的拆解思路和基础概念是否扎实，项目只是聊天的引子。如果考研失利走春招，没项目确实吃亏，但很多公司也看学习能力和数电基础，不是绝路。现在您最该做的，是少问「项目做了没」，多关注孩子复习状态和心态。

我直接说结论：数学决定他能不能进初试，项目决定复试时老师愿不愿意多聊。两件事的时间窗口不冲突，初试12月底，复试次年3到4月，中间有两三个月空档，足够做一个像样的项目。现在逼他做项目，反而可能把数学复习挤碎，初试分不够，项目做得再花哨也白搭。复试老师心里清楚，双非本科生能做出什么水平的东西？他们更想考察的是你面对一个没做过的问题时，怎么拆解、怎么查资料、怎么调试。所以现在到暑假前，数学和专业课要占七成时间，Verilog每天睡前写半小时保持手感就行，别丢别生疏。等初试考完估分有把握了，再集中两三个月做个小而完整的东西，比如图像采集加VGA显示，或者串口通信带状态机的小系统，复试时把设计思路、遇到的问题和调试过程讲清楚，就足够有说服力。至于春招，如果初试失利，凭现在的水平直接找FPGA研发岗确实难，大概率只能投助理或测试类，但这不是绝路，很多公司也看学习能力和基础。您作为家长，最该做的是稳住他的复习节奏，别让「项目焦虑」传导给孩子——初试那三四百分，每一分都是实打实的敲门砖。