2026年了，FPGA毕设题目选图像处理还是RISC-V软核？想好过答辩又能在简历上加分

图像处理吧，真的。RISC-V软核听着唬人，但普通二本毕设周期就那几个月，你还要秋招，不是全职搞CPU的料就别硬刚。边缘检测+HDMI显示这条线，行缓存和流水线是FPGA里最通用的基本功，面试官一听就懂，还能现场看效果。答辩时你直接接个显示器，把实时边缘画面一放，老师基本不会刁难。简历上写「实现Sobel边缘检测，完成DDR帧缓存与HDMI时序输出」比写「搭建简易RISC-V核」实在得多，后者面试官一追问流水线冒险你怎么处理的，三句话就露馅。学有余力再在图像工程里加个二值化或形态学滤波，已经够讲了。你手头有板子了吗？还是打算先仿真？

说点反直觉的：如果你秋招目标是一线大厂的数字IC岗，图像处理方向反而比RISC-V更沾边。别看RISC-V听起来高大上，但真正做CPU的公司就那么几家，而且他们校招考察的是超标量、乱序执行这些，你毕设做个五级流水单发射核，在面试官眼里跟课设差不多。图像处理这边，ISP、视频编解码、AI加速器都在用行缓存和帧缓存这套，你做过Sobel或者高斯滤波，至少能讲清楚「一行数据怎么缓存、怎么对齐、怎么利用流水线打拍子」，这正好是ASIC前端设计日常干的活。答辩逻辑也顺：输入是HDMI原始视频流，中间经过灰度转换、行缓存、卷积窗口生成、边缘判决，输出是VGA/HDMI显示。每一步都有波形可看，有调试记录可讲。简历上别只写「做过边缘检测」，要写「设计三级流水卷积单元，数据吞吐达XX Mbps，资源占用XX个LUT」，面试官会追问你怎么做时序收敛的，这时候你答「在行缓存输出端加了FIFO做跨时钟域处理」就比背概念强多了。第三种思路的话，可以折中：图像处理为主，把RISC-V软核当成SoC集成的一个IP，用AXI总线把图像加速器挂上去，跑个Linux控制显示。但这个只建议你秋招已经拿到保底offer再考虑，否则一个点调不通，两个方向全废。你现在Verilog基础怎么样？能独立写完一个I2C配置模块不？

直接选图像处理，别犹豫。你想想答辩场景：RISC-V软核跑个流水灯或者算个阶乘，老师问「你这个核和课本上的教学核有什么区别」，你只能答「没有」；图像边缘检测放个实时视频，老师看着屏幕上的轮廓线，再问「如果光照变化剧烈怎么办」，你还能答一句「可以加自适应阈值模块」——这就是你能控场和不能控场的区别。面试同理，HR不懂技术，但你说「做出一个能看的图像处理系统」比「搭了一个CPU」更容易被记住。不过有个坑提醒你：别一上来就啃HDMI 2.0，很多板载HDMI是1.4，而且编码器IP可能让你调两周。建议第一步先用VGA输出灰度图，把Sobel算法跑通，后面再换HDMI。这样就算最后HDMI没调完，你至少有个完整的VGA版本能演示。简历上写「VGA/HDMI显示接口」也比写「HDMI显示失败」强。另外一个冷门思路：如果你们学校答辩看重创新点，你可以在边缘检测前加个简单的色彩空间转换（RGB转YCbCr），然后只对Y分量做处理，这样既能讲「硬件上节省了计算量」，又和视频编解码沾边，面试官会觉得你懂系统级优化。你现在手头是Xilinx还是Altera的板子？这会影响你用的IP核和调试工具链，最好提前确认清楚。

图像处理吧。别被RISC-V那三个字母唬住，毕设不是发论文，是证明你能干活。你二本院校，导师给的方向大概率是让你们能毕业，不是搞科研。边缘检测那条线，板子一接，屏幕上出个实时轮廓，答辩老师看一眼就点头，剩下时间都在问你「这个阈值怎么定的」，你提前背好公式就行。RISC-V那个，你做到能跑简单程序，老师问「中断向量怎么处理的」，你脑门冒汗。简历上写「图像加速器设计」比写「简易处理器设计」好看——前者是专用硬件，后者是通用处理器，面试官默认通用处理器更难，但你这毕设的处理器根本不够格叫通用。你秋招要是投FPGA岗，对方关心的是你会不会写时序约束、会不会用ILA抓信号，图像处理全程都在练这些，RISC-V反而绕到汇编和编译器上去了。先把Sobel做了，答辩稳了，后面有闲心再往图像里加个Canny或者Hough，别碰软核，真的。

我换个角度说，你这个问题本质是「如何在有限时间内最大化答辩安全性和简历话题度」。图像处理是确定性工程，你花两周查资料，基本能预测出每一步要调什么；RISC-V是探索性工程，你永远不知道下个bug在指令译码还是访存阶段。你是普通二本，大概率没有流片资源，也没有学长留的现成软核代码库，遇到问题只能自己啃手册，秋招时间被占用，心理压力会很大。图像处理的话，成熟IP多，网上例程多，你甚至能找到同一块板子的完整工程，改改参数就能跑，至少不会翻车。但我建议你简历上别只写「实现边缘检测」，要往上靠一个字：「视频处理流水线」。面试官听你说「数据从DDR读出来，经过AXI总线到行缓存，卷积完再写回」，会觉得你懂系统架构，而不是只会调IP。另外答辩PPT里放一张时序波形图，标出你解决过的一个bug，比如「行缓存读地址和写地址冲突，导致边缘断裂」，这个比放效果图更能证明你做了实事。你有参加电赛或者集创赛吗？如果有现成的图像项目，毕设可以顺着延续，省不少力。

图像处理。理由很简单：答辩看演示，简历看故事。RISC-V软核你调三个月，最后跑个hello world，老师看不出难度，面试官也听不出深度。图像边缘检测，你演示时拿个手机对着摄像头，屏幕上实时描出轮廓，视觉效果拉满，老师第一印象就是「这学生能动手」。面试时你讲「我用了三级流水线，第一级做灰度转换，第二级做行缓存，第三级做卷积计算」，面试官马上能跟上你的思路，还能追问「你行缓存用了几个FIFO」，你答「两个，分别存第N行和第N+1行」，这一来一回就聊起来了。要是选RISC-V，面试官问你「五级流水线的数据冒险怎么解决」，你只能背「转发和暂停」，他再问「你实际遇到冒险了吗」，你大概率没遇到，因为程序太简单，这就尴尬了。第三种思路也不是没有，比如做个音频频谱显示，但那个偏DSP，和图像处理比受众窄。你既然导师给了这两个选项，就选好演示的那个。你打算用Sobel还是Canny？这俩难度差不少，Canny的滞后阈值处理在硬件里写起来挺折腾的。

我直接说结论：选图像处理，但别把它当「毕设」做，把它当「简历素材」做。你现在的处境我太熟了，普通二本，导师给两个方向，一个是看起来能毕业的，一个是听起来能装逼的。RISC-V那个坑在于，你搭个软核跑个流水灯，面试官问你「你这条五级流水线遇到数据冒险怎么处理的」，你只能说「教材上写了可以转发和暂停」，但他再问「你实际调试时遇到的是哪种冒险」，你就哑了——因为你根本没跑过复杂程序，那些冒险压根没触发过。图像边缘检测就不一样，它逼着你处理真实的数据流：摄像头进来的是逐行扫描的像素，你要先转灰度，然后缓存两行数据才能做3×3卷积，这里就自然引出「行缓存用几个FIFO」「读地址和写地址怎么对齐」这些面试官爱问的点。而且答辩时你现场演示，屏幕上一张实时边缘图，老师第一反应就是「这学生能动手」，比看一堆仿真波形有说服力得多。至于要不要叠加RISC-V，我的建议是：先别想。你现在大三，明年毕设，中间还有秋招，你连图像处理的主线都没跑通就惦记加软核，大概率两头都做烂。等你图像处理做到能演示了，如果还有两个月空闲，再回头把RISC-V的指令译码模块单独拎出来写一遍，写个能跑简单加法程序的核，挂到简历上写「熟悉处理器流水线结构」就够了——注意是「熟悉」，不是「设计」。简历上真正值钱的是你能讲清的模块划分和调试过程，比如「我用ILA抓了行缓存读空信号，发现是FIFO深度不够，改成异步FIFO后解决」，这句话比「搭建RISC-V软核」有用十倍。你手头现在有板子吗？还是打算先仿真？这会影响我给你的路线建议。

我劝你先别急着在「图像」和「RISC-V」两个词上做二选一，你先想清楚一件事：你秋招投的岗位，到底是「FPGA逻辑工程师」还是「数字IC前端设计」？这两个方向对毕设的解读方式完全不同。如果是前者，图像处理绝对稳，因为FPGA岗面试官天天跟视频接口、DDR、行缓存打交道，你做过Sobel，他能顺着问「你行缓存是双FIFO还是Ping-Pong结构」「灰度转换用了几级流水打拍」，你答得上来，这就是有效项目经验。如果是后者，RISC-V听起来更对口，但普通二本三个月做出来的五级单发射软核，在真正做CPU的面试官眼里跟课设没区别，他更想听你怎么处理AXI握手、怎么做异步FIFO跨时钟域——这些恰恰是图像处理里也会遇到的。所以我的建议很直接：主攻图像处理，把边缘检测这条链路做完整，从摄像头进来到HDMI出去，中间每一级都画出框图。简历上写的时候不要只写「实现Sobel」，要拆成「视频采集→灰度转换→行缓存→3×3卷积窗口→阈值判决→VGA时序输出」，每个模块标清FIFO深度和流水级数。答辩时你现场连个显示器，把实时边缘图一放，老师基本就不会往下深挖了。至于RISC-V，如果你秋招投的真是CPU相关岗位，可以在毕设做完图像后，用最后一个月往图像工程里挂一个小软核，比如用MicroBlaze或者开源PicoRV32去配置Sobel阈值寄存器，这比单独搭一个完整软核性价比高得多——面试官问起来，你说「我集成过软核做控制通路」，既显得懂系统架构，又不用硬扛五级流水线的调试地狱。你手头现在是哪块板子？如果是正点原子或者黑金的，我可以直接告诉你例程里哪个IP核能复用。