2026年了，FPGA工程师做MIPI CSI-2图像采集，D-PHY的LP和HS状态切换老是出错，除了看眼图还有哪些排查手段？

先把示波器触发设成LP->HS的上升沿，单次抓完整切换看T-LPX和T-HS-PREPARE，别只看眼图。K7的IOBUFDS上拉电阻默认是弱上拉，CSI-2规范要求LP-RX端有50k左右下拉，你板子上如果没放，状态机在空闲态会飘，跑久了必出错。先查这个，比调内部逻辑快。

兄弟，K7上做CSI-2我调过两轮，你这个「跑久了或换分辨率才挂」的毛病，大概率不是PHY寄存器配错，而是状态机在LP和HS之间没有做超时保护。先别急着改驱动强度，我建议按这个顺序查：第一，用ILA抓你内部状态机的当前态和下一个态，重点看HS-TRAIL期间有没有因为FIFO满或者背压把状态机卡住，K7的GTX没用上，纯逻辑收MIPI时，接收窗口完全靠状态机的计数器撑，一旦某个包长不对，计数器没复位，就会在LP态误判成HS起始。第二，检查你ILA的采样时钟，别用收数据的高速时钟去抓状态机，用系统时钟抓，否则毛刺会让你误判。第三，PCB上D-PHY那对差分线，如果过孔换层了，等长补偿别只看总长度，要看每段stub的长度，CSI-2在LP态是低压摆，过孔stub超过2mm就可能让LP电平在跳变时产生回沟，示波器上看着像时序乱，其实是信号完整性问题。我上次就是被一个5mm的过孔stub坑了三天，最后在焊盘旁边补了地孔才稳。另外，你K7的IOBUFDS选LVDS_25还是LVCMOS25？MIPI的LP电平是0~1.2V，如果IO bank电压是2.5V，你得用LVCMOS12或者开漏加外部上拉到1.2V，直接灌2.5V会让PHY芯片内部钳位二极管导通，电流一大时序就漂。最后问一句，你板子上D-PHY的源端有没有串22欧电阻？没有的话，反射会让HS的建立时间不够，跑低速没事，一提速就花屏。

个人感觉你这个问题，先别纠结内部状态机，大概率是PHY配置里LP-CD和HS-TX的切换时间没给够余量。K7的IOBUFDS做MIPI时，HS模式要设成差分输出，LP模式要切回单端，这个切换在FPGA里是靠控制IOBUFDS的T引脚实现的，T引脚的时序如果跟你的像素时钟不同步，就会在切换瞬间产生毛刺。你可以试试在T引脚上打两拍，用系统时钟域同步，别直接用接收到的字节时钟去驱动。另外，检查一下你的IDELAYCTRL有没有例化并给上200MHz参考时钟，K7内部如果没这个，ISERDES的延迟链会漂，跑久了温度上来，采样点就移出眼图中心了。这个比PCB问题常见多了，我见过有人忘了例化IDELAYCTRL，结果每次上电都要重新校准才能出图。你先跑个长时间测试，监视ILA里CRC或者行同步头的错误计数，如果错误是缓慢增加的，那就是延迟链漂移，不是切换时序问题。你用的MIPI时钟频率是多少？如果超过500Mbps，建议把数据速率降一半试试，先排除是不是PCB走线损耗导致HS眼图闭合。

先别急着往PCB和寄存器上想，我建议你直接抓一次完整的LP到HS再到LP的切换波形，用示波器单次触发在LP->HS那个上升沿，把T-LPX和T-HS-PREPARE的时间都量出来。很多人只看HS阶段的眼图，觉得数据眼还行就以为PHY没问题，实际上CSI-2的规范里LP和HS之间的时序窗口比数据本身的裕量更敏感。你换分辨率或者跑久了才挂，很可能是某个边沿的建立时间刚好卡在临界值，温度一漂就翻车。拿K7来说，IOBUFDS的T引脚在HS和LP模式切换时，最好打成两拍再送出去，别直接用恢复出来的字节时钟去驱动，不然切换瞬间会有毛刺。另外确认一下IDELAYCTRL有没有例化，K7上没这个的话ISERDES延迟链会漂得很厉害，这个问题比PCB等长坑多了。你先跑个半小时看ILA里行同步头的错误计数是不是缓慢增长，如果是，基本就是延迟链漂移。顺便问下你的IDELAYCTRL参考时钟给的多少，200MHz还是别的？」
,
"从你描述的现象看，我猜问题可能不止一处，但有个点很多人容易忽略：CSI-2在LP态时，RX端需要有一个明确的下拉或偏置网络，不然总线在空闲时电平会飘。K7的IOBUFDS内部默认是弱上拉，如果你板子上没放外部下拉电阻，状态机在LP态检测起始码时就会偶尔误判，跑久了温度上来更明显。你先用万用表量一下D-PHY两根线在空闲时的静态电压，正常应该对地有个明确的低电平，如果量出来在VIL阈值附近晃，那就是偏置没做对，跟内部逻辑一点关系都没有。另外，换分辨率才挂这个现象，值得怀疑你状态机里对包长或行长的计数器是不是写死了。CSI-2的帧参数来自寄存器或者外部配置接口，你如果改分辨率只改了发送端，接收端状态机里超时阈值没跟着变，那HS-TRAIL期间计数器可能提前复位，把下一个LP态误判成HS起始。建议你在状态机里加一个超时保护，任何状态超过某个最大值都强制回LP态，别让它卡死。这个比你去调IO标准或者驱动强度优先级高多了，因为驱动强度最多影响信号完整性，但状态机卡死是逻辑错误，改驱动强度救不回来。其实还有个笨办法但很管用：把数据速率降一半跑一晚上，如果没问题了，再慢慢加回去，这样能帮你区分是时序裕量不够还是逻辑缺陷。你现在用的D-PHY速率大概多少，是1Gbps还是更低的？如果方便说的话，我可以帮你判断下哪些参数更值得先调。

说实话，你这个问题我第一反应不是PHY参数，而是你的复位和时钟域处理。K7上做CSI-2，很多所谓跑久了才挂的毛病，其实是异步复位释放时没做同步，或者跨时钟域信号没打拍。D-PHY的字节时钟和你的系统时钟（比如100M或150M）之间是异步关系，LP和HS切换的控制信号如果直接从字节时钟域甩到系统时钟域，亚稳态概率会随温度电压漂移慢慢累积，最后状态机就飞了。我建议你先用ILA抓内部状态机的复位释放沿，看是不是每次上电后第一次HS突发都正常，第二次开始才有问题，如果是，基本就是复位或跨时钟域的问题。另外，你说换分辨率会挂，这点很关键——不同分辨率对应不同的line length和blanking时间，如果你的接收FIFO深度是按最大行算的，但状态机在行尾判定的计数器没考虑blanking变化，就会在换分辨率时漏掉HS-SYNC的结束标志，然后整个帧同步就乱了。排查手段上，除了示波器看模拟波形，建议你写一个简单的帧错误计数器，把收到的行号、帧号、CRC错误都统计出来，跑个十几分钟看错误增长速度，是突发型还是渐进型，这个能帮你把问题定位到是物理层还是逻辑层。最后问一句，你用的K7具体是哪个封装？如果是FFG676这种小封装的，D-PHY那几对引脚可能跟普通IO混在一起，bank的VCCO电压和IO标准配置很容易出错，你确认过引脚所在bank的VCCO是1.8V吗？