2026年FPGA毕业设计选"基于FPGA的实时视频去雾"还是"RISC-V软核+RTOS"？答辩老师更看重算法创新还是系统完整度？

先说结论：本科毕设里，能跑通、能讲清的系统型题目，通常比纯算法创新更容易拿到稳定分数。去雾这个方向的问题不在难，而在'不可控'——图像质量主观性强，答辩老师一句'你这个和暗通道先验比提升多少'就能问到你冒汗，而你如果没有一套量化对比（PSNR/SSIM、多组雾图、固定测试集），很难自圆其说。更现实的是，Zynq上做PS+PL协同，光是把视频通路（VDMA、DDR带宽、时序收敛）打通就够你掉一层皮，算法再卡住，很容易两头空。

RISC-V软核这条路的坑是另一个方向：雷同。网上现成的核加几个现成外设，答辩老师一眼就看出是拼装。但它的优势是'可加自研点'——你可以自己写一个外设，比如一个带FIFO的SPI从机、一个简单的DMA控制器、或者给总线加个自定义指令做加速，这些是能讲清、能验证、能画框图的。RT-Thread跑起来后，任务调度、中断响应、外设驱动，每一步都有现象可展示，答辩现场演示不容易翻车。

所以我的建议偏后者，但必须绑定一个自研点，别做纯集成。具体路径：先用现成的RISC-V核（比如蜂鸟或类似开源核）跑通最小系统，再加一个你自己设计的外设，最好和性能挂钩，比如给某个运算加自定义指令，测一下加速比。这样既有系统完整度，又有可量化的亮点。

如果你实在喜欢图像方向，也不是不能做，但要把算法缩到一个可控的子问题，比如只做单幅图的去雾硬化，固定几张测试图，把对比数据做扎实，别碰实时视频流。你导师更倾向哪个方向，手上有现成的板子和参考工程吗？这直接决定你三个月内能不能出结果。

从答辩老师的视角讲一句实在话：我们看本科毕设，第一眼是你能不能把系统讲圆，第二眼才是有没有亮点。所谓系统完整度，不是板子多、外设多，而是数据通路清晰、每部分职责明确、你能解释为什么这么设计。软核加RTOS这条路，如果只是把开源核和现成驱动拼起来，确实容易被归到'网上抄的'，但只要你加一个自研点——哪怕是一个自己写的UART收发模块、一个带优先级的中断控制器、或者给核加一条自定义指令做个简单加速——整件事的性质就变了，因为你能讲清设计动机、接口时序和验证方法。去雾那条路不是不好，是它的不确定性太高：算法效果依赖数据集和调参，FPGA实现又涉及定点化、流水线、带宽，任何一环卡住都可能拖到答辩前一周还在调。如果你Verilog只是'还行'、没做过完整系统，我建议先保毕业，再谈亮点。选题时问自己三个问题：三个月能不能出可演示版本？有没有至少一个模块是你自己设计的？答辩时能不能用一张图讲清数据从输入到输出的全过程？三个都能答上，就选它。

先说个容易被忽略的点：毕设答辩不是选优秀论文，是过验收。你导师给的两个方向，其实对应两种完全不同的验收逻辑。去雾那条路的验收标准是隐性的——你得自己定义什么叫『做成了』。PSNR涨了2dB算成吗？主观看着清了算成吗？答辩老师随口一问『和何恺明那篇暗通道比呢』，你没法当场给出量化表格就很容易被动。而且Zynq上跑视频通路，VDMA、DDR带宽、时序收敛这些活儿，跟算法本身没关系但特别吃调试时间，你Verilog只是『还行』、没搭过完整系统，很可能算法还没调出来，先卡在AXI总线上。软核那条路反过来：它的验收标准是显性的，能启动、能跑RTOS、串口有输出、外设能响应，每一步都是二值判断，做没做出来一目了然。它唯一的风险是『拼装感』，但这个风险是可以主动对冲的——你只要往里面塞一个自己写的东西，性质就变了。比如自己撸一个带FIFO的SPI从机、一个简易DMA、或者给总线加条自定义指令做个小加速，答辩时你讲的是『我设计的这个模块接口时序是怎么定的、怎么验证的』，而不是『我下载了一个核』。所以我的建议是：如果时间只剩三四个月、你想稳过，选软核，但选题那天就规划好那个自研点是什么，别到最后临时凑。如果你时间充裕、且真的对图像有兴趣，去雾也能做，但务必提前准备一套固定测试集和量化指标，把『效果好不好』变成『数据说话』。你导师那边对哪个方向更熟、能不能给你指点，这个其实比方向本身更影响成败，你跟他聊过具体预期吗？

先别急着比哪个题目更高级，先看一个很多人忽略的维度：你这学期还有没有别的硬任务。如果考研复试、实习面试、春招都堆在同一个学期，那选题的第一原则不是亮点，是别把你时间榨干。去雾这条路，真正的时间杀手往往不是算法本身，是Zynq上那套视频通路——VDMA配置、DDR带宽、AXI互联、时序收敛，这些跟去雾一点关系没有，但每一环都能让你调两周。你Verilog还行但没搭过完整系统，很可能算法还没跑起来就先卡在总线上，最后两头都没做好。软核那条路的坑是另一个：容易做成『开源核加现成驱动』的拼装货，答辩时被问一句『哪些是你做的』就尴尬。对冲办法其实很简单，往里塞一个自己写的小模块，比如一个带FIFO的SPI从机、一个简单中断控制器、或者给总线加个自定义指令做点小加速，性质立刻变了，因为你能讲清设计动机和验证方法。答辩老师看本科毕设，一般先看你系统讲不讲得圆，再看有没有亮点。所以如果你时间紧、系统经验薄，我偏向软核保底、自研点加分；如果你确实想赌一把算法，那至少先把量化对比方案（固定测试集、PSNR/SSIM、多组雾图）想好，别到时候只能靠肉眼说『看着清楚了』。你导师对这两个方向的验收标准，有没有明确说过哪边更容易过？

我讲个更本质的判断：本科毕设答辩考的不是『你选了多难的题』，而是『你能不能证明这件事是你做的、并且做成了』。这两条路的分水岭就在『可证明性』上。软核加RTOS这条路，每一步都是二值判断——能不能启动、RTOS能不能跑起来、串口有没有输出、外设响不响应，做没做出来一目了然，你答辩时能当场演示，老师也容易认可。但它有个致命前提：你得让作品脱离『网上抄的』这个嫌疑。怎么脱离？不是把外设堆得多，而是让每一部分都有你的决策痕迹。比如你选了某个总线仲裁策略，你要能说清为什么这么选、和另一种比差在哪；比如你自己写了个外设，你要能讲接口时序、怎么验证的。这种『能讲清设计动机』的能力，恰恰是答辩老师最想看到的，也是你以后面试FPGA岗最值钱的东西。反过来看图像去雾，它的核心问题不是难，是验收标准是隐性的。什么叫『做成了去雾』？PSNR涨2dB算吗？主观看着清了算吗？老师随口一句『和暗通道先验比提升多少』，你要当场给不出量化表格就很被动。而且Zynq做PS+PL协同，视频通路的调试量是个无底洞，定点化、流水线、带宽，任何一环卡住都可能拖到答辩前一周还在救火。所以我的建议是：如果你要的是稳，选软核，但一定加自研点；如果你要的是冲，选去雾，但先把量化评价体系搭起来，别裸奔。两条路都不是不能选，关键是你得选一条自己能收得了尾的。你现在离答辩大概还有几个月，心里有个数吗？

如果你以后想投IC岗，我建议你反过来想这件事：哪个题能让你在简历上写出一行『可被追问』的话。去雾那条路，简历大概率写的是『基于Zynq的实时视频去雾系统』，面试官接着问的往往是AXI带宽怎么算、定点化误差怎么控、帧率多少——这些你答得上就很加分，答不上就很尴尬。软核那条路，如果只是跑通RT-Thread挂几个外设，简历上那行字跟别人的几乎一模一样，HR筛简历时看不出差别。但如果你在里面加了个自研点，比如自己写一个带FIFO的SPI从机，或者给总线加个自定义加速指令，那你面试时就能讲一个完整的小故事：为什么加、接口时序怎么设计、怎么验证的。这种『我做过一个别人没做过的小东西』的叙述，比『我用了一个成熟框架』值钱得多。所以我的判断是：两条路都能走，但决定简历含金量的不是选题本身，是你有没有主动制造一个自研点。去雾那条路自研点天然存在（算法硬化本身就是），软核那条路需要你刻意加。你现在Verilog到什么程度了，写过带握手协议的模块吗？