2026年FPGA毕业设计做「基于国产高云FPGA的工业设备状态监测」，答辩老师会问哪些刁钻问题？

先猜一下你的场景：大概率是本科生毕设，板子已经买了或者准备买，实验室没人做过高云，导师也只会问「能不能跑」。那答辩老师的刁钻其实分三层。最浅一层是问选型理由，你只要讲清楚工业现场对供应链和成本的敏感，国产替代不是喊口号，说「老师我们这套东西单板BOM里FPGA占比不高，但客户要求整机国产化清单」，这个理由比「支持国产」扎实得多。第二层会往信号链上打，比如采样率跟你要监测的轴承故障频率到底对不对得上，很多人直接上50k采样却测的是十几赫兹的转频，那就白采。第三层最容易被问死：你的报警凭什么可信。误报这事，光靠一个固定阈值肯定被喷，你得准备滞回区间加持续时间确认，比如连续多少个窗口超限才置位，再讲一句加窗泄漏会让幅值偏低、阈值要留余量。风险维度上提醒一句，高云的工具链和IP核文档比Xilinx薄，你最好提前把从ADC到串口或网口上报的完整链路跑通，别到答辩前一周才发现FFT IP配置不对。留一份带时间戳的测试记录，哪怕是拿信号发生器灌正弦。你板子上的ADC是外挂还是用高云自带的，这个决定你后面调试的难度，方便说下吗？

我按一条主线说：答辩老师真正想验证的不是你会不会调IP，而是你有没有把「监测」这件事闭环想清楚。这条链是——物理量是什么、传感器怎么选、采样率怎么定、FFT点数怎么定、报警判据怎么定、误报漏报怎么权衡。你从这头走到那头，问题自然有答案。先说采样率，它由你关心的最高故障频率决定，工业振动里轴承缺陷频率常见到几千赫兹，加上要留抗混叠余量，采样率一般是关注频率的两倍以上再往上抬。然后是FFT分辨率，它等于采样率除以点数，也就是频率轴上两根谱线的间隔。你想分辨两个靠得很近的边频，就得让这个间隔足够小，那就得加点数或者降采样率，两个方向互相牵制。点数不是越大越好，大点数意味着更长的采集时间和更大的片上存储，GW2A这种资源规模你得算着来，常见做法是1024或2048点先跑通，再根据实测谱图调。加窗这块，矩形窗泄漏大，工业上一般用汉宁或汉明，代价是主瓣变宽、幅值要修正，你的阈值得按修正后的幅值标定，不然全在边界上抖。报警策略我建议做成两级：一级是软阈值加滞回，超了先记事件；二级是持续时间或连续窗口计数确认后才真正报警，这样能压掉大部分冲击型误报。老师如果问「为什么不用Xilinx」，你就老实讲成本和国产化要求，同时承认生态差异，但你已经在高云上把链路跑通了，这就是你的工作量证明。整条链里你觉得最难啃的是哪一段，工具链还是报警判据？

先别急着背答案，答辩老师真正会卡你的地方，通常不是『高云能不能跑FFT』，而是你这条链路有没有闭环。你可以先想清楚一件事：答辩桌上你拿不出产品，只能拿出证据。证据是什么？一张从传感器到报警输出的完整数据流图，加上几组实测记录。

国产替代理由这块，别只说自主可控，太空。更稳的说法是：整机厂要求BOM国产化清单，FPGA在这块板子上不是算力核心，替换成本可控，而高云在中小规模逻辑加DSP场景够用。老师要是追问Xilinx哪里不行，你就承认工具链生态确实弱，但本设计不需要高速SerDes和复杂IP，取舍是合理的。

风险维度得提前想：高云文档和参考例程比Xilinx薄，最容易翻车的是时序约束和AD接口。建议你早两周把采集到FFT到报警的整条链跑通，哪怕先用信号发生器灌正弦。测试记录要留：采样率、点数、加窗类型、阈值、连续超限次数，全部写进答辩PPT附录。

追问方向上，老师很可能问：你测的是转频还是轴承故障频率？采样率跟它对不对得上？分辨率够不够分开边频？报警为什么用滞回加持续确认？这些问题你只要拿实测谱图回答，比讲原理管用。你现在的AD型号和最高采样率定了吗？这个直接决定后面点数怎么选。

我按一条因果链帮你把答辩逻辑串起来，你顺着走一遍，大部分刁钻问题都能接住。

起点是物理量。工业设备状态监测，核心是振动，而振动里你真正关心的不是转频本身，是轴承缺陷、齿轮啮合这类故障特征频率，它们往往出现在几千赫兹。这个上限决定了采样率的下限，一般取关注最高频率的两倍以上，再留抗混叠余量。很多人上来就设50k采样，结果测的是十几赫兹的转频，谱图上啥也看不出来，老师一问就露馅。

第二步是分辨率。FFT分辨率等于采样率除以点数，也就是频率轴上两根谱线的间隔。你要分辨靠得很近的边频，就得让间隔足够小，要么加点数，要么降采样率，这两者互相牵制。点数不是越大越好，GW2A资源有限，大点数意味着更长采集时间和更大片上存储。常见做法是先用1024或2048点跑通，再根据实测谱图调。

第三步是加窗。矩形窗泄漏大，工业振动里常用汉宁窗，代价是幅值会偏低，所以阈值要留余量。这里就牵出报警设计：固定阈值一定被喷误报。你要准备滞回区间加持续时间确认，比如连续N个窗口超限才置位，恢复也要有回落条件。这套逻辑讲清楚，比背公式有说服力。

最后是验证路径。老师最想看到的是你有没有真跑过。建议留三类记录：信号发生器灌标准正弦验证FFT幅值和频率；实测设备正常与异常两组数据对比；阈值扫描看误报漏报怎么变。答辩时把这三组图放上去，追问基本就变成讨论而不是拷问。

至于为什么不用Xilinx，你可以从成本和国产化清单切入，但别贬低Xilinx，承认生态差距，强调本设计需求边界清晰，高云够用且供应链可控。老师如果继续问工具链风险，你就说已经提前踩过哪些坑，比如IP核文档、时序约束，这反而显得你做过。你板子上的AD是并行还是串行接口？这个会影响你采集模块怎么写。