2026年电赛备赛只剩两个月，队伍里没人写过Verilog，是先刷「FPGA常用模块源码」还是直接挑一道往年控制题硬啃？

两个月、三个人、零Verilog基础，这个约束下我不建议一上来就啃往年控制题。原因很直接：控制题难的不是算法，是你连仿真波形都看不懂，综合报的错也不知道从哪查，最后时间全耗在环境上，而不是设计上。

更稳的走法是先花两到三周把最小闭环打通：分频器、PWM、UART收发、正交编码器计数、简单的状态机。不用每个模块都吃透原理，目标是能自己从零写出来、能跑仿真、能上板看到现象。这一步做完，你们才算有了「拼装」的资格。

剩下五周再挑一道往年控制题，比如小车或平衡类，按模块拆解后往上面套。这时候你会发现，套源码崩掉通常不是代码本身的问题，而是时钟域、引脚约束、复位逻辑和你的板子对不上。

你们手上有确定要用的开发板和下载器吗？这个定了，前两周的路线才好排。

先说结论：这两条路不是二选一，而是有先后。硬啃往年题的前提，是你已经能判断「这段代码为什么崩」，而这个判断力只能从自己写过模块里长出来。

控制组的电赛FPGA题，常见的构成是：传感器采集（编码器、灰度、陀螺仪）、控制律（PID）、执行输出（PWM、电机驱动）、人机交互（按键、OLED、串口）。网上说「模块拼装」不算错，但拼装的前提是每个模块的接口、时序、复位行为你都心里有数。零基础直接抄源码，最典型的翻车场景是：UART能收不能发，因为波特率分频算错；PWM一动电机就复位，因为电源和地没处理好；编码器读数抖动，因为没做消抖和四倍频。这些问题在源码里都看不出来，只有自己踩过才会查。

所以我会这样排：前两周半，每人认领两三个模块，自己写、自己仿真、自己上板验证，写成一份内部文档，统一接口约定。中间一周，用这些模块搭一个最小系统，比如串口控PWM调电机转速。最后四周半，拿一道往年控制题完整走一遍，从审题、方案、分工到联调。

另一个容易被忽略的点是风险备份。控制题现场如果FPGA方案不稳，很多时候要能退回单片机方案，所以别把三个人全押在FPGA上，留一个人对整体控制逻辑和电机驱动足够熟。

你们队里现在有人能独立把仿真跑通吗？如果完全没人，那前两周的节奏还得再放缓一点。

我理解这个纠结的根源，其实是怕「学模块」和「做真题」之间存在时间上的零和。但从学习曲线看，这两个月真正决定成败的，是你们能不能在赛场上快速定位问题，而定位问题的能力，来自对底层机制的掌握，不是来自见过多少题。

先说为什么直接啃题容易翻车。往年控制题的参考设计，往往是在特定板子、特定约束文件、特定时钟配置下跑通的。你拿过来，引脚映射不对，LED不亮；时钟源频率不同，波特率和PWM周期全错；复位极性反了，状态机卡死。这些现象在你没有自己从零写过一遍模块时，几乎无法区分是「代码逻辑错」还是「配置错」。于是调试变成玄学，时间在试错里烧掉。

再说为什么纯刷源码也不够。模块会写，不等于会用。电赛现场考的是系统集成：多个时钟域怎么处理、模块之间握手信号怎么设计、资源够不够、时序能不能收敛。这些只能在完整项目里练。

所以合理的路径是分三段。第一段大约两周，目标是「能写」。每个人独立完成分频、PWM、UART、编码器计数这几类基础模块，重点是仿真和上板验证，而不是看懂。判断标准很简单：给你一个需求，你能不看参考写出来，并且知道怎么用波形证明它对了。第二段约一周，目标是「能连」。把模块组成一个小系统，比如串口下发目标值、PID运算、PWM驱动电机、编码器反馈，形成闭环。这一段会暴露大量接口和时序问题，非常值钱。第三段是剩余时间，目标是「能打」。挑一到两道往年控制题完整做，重点不是做出来，而是复盘每一步为什么这么设计，以及如果现场器件换了怎么办。

还有一个工程上的取舍值得提醒：两个月里不要追求把每个模块都做到完美。UART只要能稳定收发就够，不必去啃FIFO深度优化；PWM能调占空比和频率就够，不必纠结死区补偿。把时间留给系统集成和联调，那才是赛场上真正卡人的地方。

另外，三个人最好有明确分工但不完全隔离。常见做法是一个偏采集、一个偏控制与输出、一个偏系统集成和调试工具，但每周都要交叉review，避免出现「只有一个人懂某模块」的脆弱结构。赛场上换人调试是常事。

如果非要给一个优先级：先保证能独立写出并验证基础模块，再用真题练集成。硬啃题可以放在第二段之后作为检验，而不是起点。你们现在板子和外设都齐了吗？这会影响第一段能不能真的上板，而不只是停在仿真。

两个月零基础，我的建议很简单：先花两周把PWM、UART、编码器这几个模块自己写一遍并上板跑通，剩下的时间再挑一道往年控制题去啃。没有这个底子，直接套源码你连波形对错都判断不了，现场一崩就是干瞪眼。你们用的板子和下载器定了吗？

两个月三个人零基础，我的建议是先别急着分『刷模块』还是『啃真题』，先花一个晚上做一次风险盘点。你们真正怕的不是学不会，是赛场上四五个小时调不出来。那就倒推：赛场调不出来的原因通常有三类——环境类（引脚、时钟、复位、下载器）、逻辑类（状态机、握手、跨时钟域）、器件类（电源、驱动、信号完整性）。第一类几乎必踩，第二类靠写过模块才能定位，第三类跟代码关系不大。

所以路线我会这么排：前两周只做一件事，每人认领两三个模块自己写一遍上板，分频、PWM、UART收发、编码器计数，写完互相讲一遍接口和复位行为。别贪多，目标是看到波形能判断对错。第三周开始挑一道往年控制题，但不要整题硬啃，而是把它拆成模块清单，对照你们已有的东西补缺口，缺什么补什么。这样既不是纯学模块，也不是无准备地抄源码。

有个坑提前说：网上源码大多绑死某块板子的引脚和时钟，你直接拿来跑，LED不亮、电机不转，很容易误判成逻辑错，其实是约束文件没改。留一天专门练『换板移植』，把同一份代码从一块板挪到另一块，这个能力赛场上比多刷两道题值钱。

替代做法也有：如果时间实在紧，可以只精写PWM和编码器两个模块，其余用现成IP或队友分工，但前提是这两个模块你们能独立调通。

你们打算用的开发板和下载器定了吗？这个不定，前两周的排期都是空的。