2026年FPGA校招笔试里，用Verilog手写「序列检测器」的Moore和Mealy两种写法，哪种在面试官眼里更显功底？

先说结论：笔试里如果没有额外限定，Moore 写对写干净，比 Mealy 更不容易被扣分；但如果题目强调「低延迟」「组合输出」，Mealy 反而是加分项。两者真正的区别不在状态数，而在你能否讲清输出为什么这么接。

拿「检测 1101、检测到后输出一个周期高电平」举例。Moore 的思路是：把「已经收到 110」这个中间成果也做成一个状态，于是状态序列大致是 S0（空）、S1（1）、S2（11）、S3（110）、S4（1101）。输出只在 S4 拉高，且是时序输出，天然跟时钟对齐，不会因为输入毛刺乱跳。Mealy 则是把「110」当成过渡条件，检测到第四个 1 的同一拍就把输出拉高，状态可以少一个，响应快半拍，但输出是组合逻辑，输入有毛刺就可能带出来。

那面试官到底看什么？校招笔试批卷时间很短，第一眼看的是状态转移是否覆盖完整、复位是否干净、有没有 default 分支、输出是否真的只高一个周期。Moore 在这些点上更「自解释」，因为你把中间状态显式画出来了，读代码的人一眼能对上状态图。Mealy 写得好当然也显功底，但前提是你得在注释或卷面里说清楚毛刺来源和处理方式，比如输出打一拍再用，或者说明这是纯组合输出、后级会同步采样。

我的建议是：笔试先按 Moore 写，把状态图、状态编码、三段式结构摆清楚，这是最稳的基本盘。如果题目明确写「要求当拍输出」「延迟最小」，再切 Mealy，并在旁边补一句「输出为组合逻辑，实际工程中会寄存一拍」。这样既拿了分，也展示了你知道两种写法的工程代价。真正拉开差距的，往往不是选了哪个，而是你能不能说出为什么选它。你目标岗位是偏通信协议还是偏接口时序？这会影响面试官对延迟的敏感度，可以再针对性准备。

我一般建议笔试直接上 Moore。原因很朴素：状态多一个无所谓，笔试又不卡面积，但输出跟时钟走，不会因为输入抖动让波形图变脏。

写的时候把 1101 拆成 S0 到 S4，S4 输出高，下一拍回 S0 或按重叠规则跳。Mealy 就是少一个状态、输出跟输入同拍变，快是快，可你画波形时得额外解释毛刺。

所以除非题目点名要 Mealy，或者强调当拍响应，否则 Moore 更省心。你平时练的时候两种都手写一遍，面试问起来才接得住。

Moore 稳，Mealy 快，笔试没特殊要求就 Moore，别纠结状态多一个。

笔试里我更建议你先写 Moore，但别把它当成「唯一正确答案」。关键在于你能不能把选择理由讲出来。序列检测 1101 这个例子，Moore 大概五个状态：S0 空、S1 收 1、S2 收 11、S3 收 110、S4 收 1101，S4 输出高，然后看是否允许重叠决定回哪个状态。Mealy 一般四个状态，第四拍检测到末尾 1 的同时输出拉高，响应早半拍。 风险维度在这：Moore 多一个状态，但输出是寄存器打拍的，波形干净，批卷老师扫一眼就懂；Mealy 输出是组合的，你如果没在波形里标注清楚，容易被质疑毛刺。替代做法是两种都写，Moore 当主答案，Mealy 在注释或附加说明里点出「若要求当拍响应可改成 Mealy」。这样既稳又能显功底。 另外一个小例子：如果题目改成「检测到 1101 后立即拉高」，那 Mealy 就是硬需求，别硬套 Moore 再加一拍。所以我的判断顺序是：题目有没有明确低延迟/当拍输出？有就 Mealy 并说明毛刺处理；没有就 Moore 先交卷。你平时练的时候两种都手写过一遍吗？没有的话建议至少各默写三次。

我沿着「面试官到底在看什么」这条线说透一点，因为这个问题表面是选 Moore 还是 Mealy，底层其实是考你有没有状态机的工程思维。 先看笔试场景。校招笔试批卷时间很短，一份卷子几十上百份，老师不可能逐行推你的状态转移。第一眼他看的是：状态定义清不清楚、转移条件写没写全、输出挂在哪、复位和时钟有没有。Moore 在这几点上天然占便宜，因为输出只跟当前状态有关，你写 assign out = (state == S4) 或者时序 always 里打一拍都行，波形画出来跟时钟对齐，不会有额外解释成本。Mealy 的状态少一个，代码短一点，但输出是组合逻辑，输入一变输出就跟着变，画波形时如果输入有抖动或者你在 testbench 里没对齐，看起来就像毛刺，容易让老师多问一句「这里为什么输出提前了」。 但注意，Mealy 不是错，它是另一种取舍。真正的分水岭是题目有没有「当拍响应」这个约束。如果只说「检测到 1101 后输出一个周期高电平」，那 Moore 完全满足，多一个状态不影响功能，笔试也不卡面积。如果题目强调「检测到立即输出」或者给了组合输出的时序图，那 Mealy 才是对的。 再往深一层，面试官如果追问，他想听的不是「Moore 好 Mealy 坏」，而是你能不能说出：Moore 输出与时钟同步、无组合毛刺、状态多一个；Mealy 状态少、响应快半拍、输出依赖输入可能带毛刺。能把这层因果讲清楚，比选哪个更重要。 所以我的建议是：笔试默认 Moore，代码写干净，状态命名有意义，转移条件写全；如果题目有低延迟暗示，换 Mealy 并在注释里写一句毛刺考虑。平时练习两种都手写，面试被问到时你才有底气。你现在是卡在状态划分上，还是卡在输出时序那一段？

Moore 稳，Mealy 快半拍，笔试没特殊要求就 Moore，多一个状态没人扣你分。

如果题目没写「当拍输出」，我笔试一律先写 Moore。理由很简单：1101 检测器 Moore 就是 S0 到 S4 五个状态，S4 拉高，输出挂在状态上、跟时钟走，波形画出来干净对齐，批卷老师扫一眼就知道你在干什么。Mealy 少一个状态、快半拍，但输出是组合逻辑，输入一变就跟着变，你波形里要是没把输入对齐好，看起来就像有毛刺，还得额外解释。笔试是短时间判卷，稳和可读性比省一个状态值钱。当然，如果题干明确要求低延迟或者当拍响应，那就切 Mealy，顺手在注释里写一句「输出为组合逻辑，如需去毛刺可后接一级寄存器」。你手上这套题，题干有强调响应时间吗？

我站在面试官的视角说一句可能和你想的相反的：面试官真正在意的不是 Moore 还是 Mealy，而是你有没有意识到这是个取舍问题。前几批回答都在讲 Moore 稳、Mealy 快，我补一个别人没怎么提的角度——风险控制。

笔试场景下，你写的代码是要被陌生人在两分钟内看懂的。Moore 的 1101 检测器一般是 S0 到 S4 五个状态，S4 输出高电平；Mealy 是四个状态，检测到末尾那个 1 的同一拍输出拉高。两者代码量差不了多少，但风险不一样。Moore 的风险是「状态多一个」，这几乎不扣分，因为笔试不卡面积，老师也懒得数你状态数。Mealy 的风险是「输出是组合逻辑」，你画波形的时候如果输入信号在 testbench 里没对齐，或者你直接拿 input 去 assign out，波形上看起来就像输出提前了或者有毛刺，这时候你就要多写一句解释。面试官或者批卷老师看到「需要解释」的东西，第一反应往往是「这孩子是不是没想清楚」。

所以我的建议是：笔试默认写 Moore，把状态定义、转移条件、输出逻辑三段写清楚，复位和时钟别忘，波形画整齐。如果题干里出现「当拍」「立即」「低延迟」这类词，再切 Mealy，并且在注释里补一句「输出为组合逻辑，实际工程中可后接一级寄存器去毛刺」。这一句话就是加分项，因为它说明你知道 Mealy 的代价在哪。

再给你一个小例子加深印象：如果题目改成「检测到 1101 后延迟一拍再输出」，那 Moore 天然就是延迟的，Mealy 反而要额外打一拍，这时候选 Moore 就毫无争议。所以选型不是背结论，是看题干对时序的要求。

你现在的练习里，有没有试过把同一道题两种写法都手写一遍、然后自己画波形对比？这个动作对面试帮助很大。