2026年FPGA校招，双非本科投成都的芯片公司，没有流片经历是不是简历关就被刷？

FPGA岗对流片没那么执念，被刷更可能是简历写法问题。图像缩放和CNN加速这两段，写清楚平台型号、资源占用、时序跑多少、精度损失多少，比空喊流片强。成都这边校招名额少、投递早，很多岗十月前就锁了，时间点也要查一下。

先别把锅全甩给流片。数字IC设计岗确实普遍偏好有流片经历的，但FPGA岗的逻辑不一样，它更看你有没有把东西真正跑通、跑稳。你这两个项目其实素材不差，问题多半出在描述方式上：很多同学写「基于FPGA实现了图像缩放」，面试官看不出你到底做了多少。改成能落到数字上的写法，比如用什么器件、跑了多少MHz、BRAM和DSP用了多少、缩放算法是双线性还是最近邻、有没有做流水线打拍。CNN加速那块更是加分项，把卷积的并行度、数据复用方式、和CPU对比的加速比写出来，比一句「简单CNN加速」有说服力得多。成都的公司校招节奏偏早，很多岗位九十月就面完了，投晚了简历关也会挂，不全是经历问题。另外简历最好一页，项目放前面，课程和绩点往后放。你这两个项目里，CNN那个大概做到什么规模了？

说点实在的，供你参考。没有流片经历在FPGA岗不算硬伤，因为FPGA本身就不走流片那条路，公司招FPGA工程师看重的是你能不能把逻辑写对、把时序收敛、把板子调通。真正卡你的往往不是「没流片」这四个字，而是简历里看不出工程能力。我见过不少双非同学靠竞赛和实习进成都的芯片公司，路径基本是：先有一个能讲透的项目，再有一段相关实习或竞赛奖项兜底。

你现在的风险在于两点。一是项目深度不够，图像缩放和CNN加速如果只是跑通demo，面试官一问细节就露馅，比如问你为什么用这个位宽、时序不收敛怎么调、跨时钟域怎么处理。二是投递策略太窄，只盯几家知名公司，成都还有很多做通信、军工电子、汽车电子的中小公司也招FPGA，先进去攒一两年经验再跳，比死磕大厂现实。

简历改法上，建议每个项目按「做什么、怎么做的、结果如何」三段写，量化指标尽量给。比如图像缩放写清输入输出分辨率、支持的缩放倍数、资源占用和最高频率；CNN加速写清加速的层类型、并行结构、相对软件实现的提速。没有流片就老实不写，别硬凑，面试官一眼能看出来。另外可以补一个小的开源或自己做的项目，比如用FPGA做个UART、SPI或者简易SoC，体现你懂完整流程。

最后提醒一句，成都校招时间比你想的早，很多公司暑期实习转正就占了大半名额，秋招正式批反而少。你现在大三，最该做的是找一个暑期FPGA实习，哪怕小公司，这段经历对简历的加成可能比再做一个项目还大。你目前有在投暑期实习吗？

先说结论：FPGA岗基本不吃流片这一套。振芯、华微这类公司招FPGA，看的是你能不能把逻辑写对、时序收敛、板子调通，流片是数字IC前端/后端那条线的事。你被刷，大概率不是「没流片」这四个字，而是简历上项目写得让人看不出你到底干了啥。

图像缩放、CNN加速这俩素材其实不差，问题在描述方式。别写「基于FPGA实现了图像缩放」，要落到能验证的数字上：用什么器件、跑到多少MHz、BRAM和DSP用了多少、缩放是双线性还是最近邻、有没有做流水线打拍、时序不收敛时你怎么调的。CNN那块把并行度、数据复用方式、和CPU的加速比写出来，比一句「简单CNN加速」有说服力得多。

另外提醒一句节奏：成都IC公司校招普遍偏早，很多岗九十月就面完了，投晚了简历关也会挂，不全是经历问题。你这两个项目里，CNN那个大概做到什么规模了？

先说结论：FPGA岗基本不吃流片这一套，你被刷大概率不是「没流片」，而是简历没让人看出你干了啥。图像缩放和CNN加速这俩素材其实不差，问题在写法。别写「基于FPGA实现了图像缩放」，要落到能验证的数字上：用的什么器件、跑到多少MHz、BRAM和DSP占了多少、缩放是双线性还是最近邻、有没有打拍流水。CNN那块把并行度、数据复用方式、和CPU的加速比写出来，比一句「简单CNN加速」有说服力得多。另外成都IC校招节奏偏早，很多岗九十月就面完了，投晚了简历关也会挂，不全是经历问题。你这两个项目里，CNN那个大概做到什么规模了？

FPGA岗确实不像数字前端那样把流片当硬门槛，因为FPGA本身就不流片，公司更关心你能不能把逻辑跑通、时序收敛、板子调稳。你被刷的原因大概率不是「没流片」这四个字，而是简历上看不出你具体干了什么。图像缩放和CNN加速这两个题材其实够用了，问题在写法：不要只写「基于FPGA实现了图像缩放」，要写出器件型号、时钟频率、BRAM和DSP占用、用的是双线性还是最近邻、有没有做流水线打拍。CNN那块把并行度、数据复用方式、相对CPU的加速比写出来。这样面试官一眼就知道你是真动手做过，而不是跑了个demo。另外一个容易被忽略的点是投递时间，成都IC校招普遍启动得早，很多岗位九、十月就面完锁人了，投晚了简历关也会挂，不全是经历问题。你这两个项目里，CNN那个大概做到什么规模了？

说个可能跟你直觉相反的事：成都这边招FPGA的公司，很多岗位做的其实是通信、军工电子、图像处理这类板级和系统级的东西，他们对「你有没有流片」基本没概念，因为他们的产品形态就不是流片。所以别把被刷归因到流片上，这个归因会误导你后面几个月的准备方向。真正会让你在初筛挂掉的，常见是这么几种情况：项目描述太笼统，看不出边界；简历里堆了一堆课，但没有一个能扛住追问的项目；投递时间太晚，岗位已经招满；再就是只盯振芯、华微、海光这几家，忽略了成都大量做雷达、通信、汽车电子的中小公司。给你一个小例子，我见过一个双非同学，简历上就一个图像处理项目，但他把每一级流水线的延迟、BRAM怎么分配、时序不收敛时改了哪条路径都写清楚了，面试时被追着问了四十分钟还在答，最后拿了offer。所以你要做的不是去补一段流片经历，而是把现有项目挖深，让面试官一问就有东西可聊。另外投递面放宽一点，先进相关行业攒一两年，再跳回你心仪的公司，这条路在成都挺常见的。你现在简历上这两个项目大概各写了几行？

先把因果理清楚，再决定怎么改简历。数字IC前端确实普遍偏爱流片经历，因为流片意味着你完整走过RTL到GDS的流程，踩过真实的signoff坑。但FPGA岗是另一条技术路径，它的核心能力是：能不能把功能写成可综合、可收敛的RTL，能不能在资源受限下做取舍，能不能上板调试。这三件事流片给不了你，项目能给。所以你的问题不是「缺流片」，而是「项目没有被讲成能力证据」。

沿着这条主线往下走，第一步是把两个项目各自拆成一条能自证的链路。图像缩放这个项目，你要能回答：为什么选这个缩放算法，边界像素怎么处理，行缓存用了几行，位宽怎么定的，跑在什么频率，资源占用多少，有没有做跨时钟域。CNN加速那个更值钱，因为它天然涉及并行度和数据复用，你要能说清PE阵列怎么排、权重怎么缓存、和CPU比加速比是多少、精度掉了多少。这些问题答得上来，面试官根本不会问你流片。

第二步是理解成都这几类公司的差异。做军工和通信电子的，偏板级和系统，重调试和协议；做AI芯片或高性能计算的，偏架构和带宽，重并行设计；做通用IC的，才可能把流片当加分。你投的公司类型不同，简历该突出的点也不同，一份简历投所有公司，初筛挂掉很正常。

第三步是节奏。成都校招启动早，很多岗位在九月就进入面试高峰，十月之后剩下的多是补录，这时候简历关更严。所以时间管理和简历质量一样重要。

最后说取舍：与其花三个月去补一段挂名的流片经历，不如把现有项目挖到能扛住四十分钟追问。前者是标签，后者是能力，面试官分得清。你目前更想往通信板级方向走，还是往AI加速方向走？这个选择会直接决定你简历该重写哪一半。

先给你一个反直觉的判断：你投成都这几家被刷，最可能的原因不是没有流片，而是你投的这几家本身就不太适合作为双非本科的第一站。

振芯、华微、海光这一类，校招盘子小、对口院校集中，很多岗位在提前批甚至暑期实习阶段就锁得差不多了。你是大三，如果是在秋招正式批才投，简历关挂掉和流片没关系，纯粹是坑位已经很少了。而且它们招FPGA的团队，做的多是板级、系统级、通信或图像处理的东西，产品形态本身就不流片，所以拿流片当门槛这个假设，从根上就站不住。

那真正决定你能不能过初筛的是什么？是简历上有没有一条让HR和面试官「看得见动作」的项目线。你现在两个项目，图像缩放和CNN加速，题材是够的，甚至CNN那个还挺讨喜，因为它天然涉及并行度、数据复用、带宽这些FPGA的核心话题。问题在于，多数同学的写法是「基于FPGA实现了图像缩放」，这句话信息量等于零。面试官看不出你是真的动手调过时序，还是跑了个开源demo。

沿着这条线往下想，简历改写的方向就很清楚了。图像缩放那个，你要能落到：器件型号、目标频率、行缓存用了几行、BRAM和DSP各占多少、插值用的是最近邻还是双线性、边界像素怎么处理、有没有做流水线打拍。CNN那个更值钱，要写清PE阵列怎么排、权重缓存在哪、和CPU或GPU比加速比是多少、精度掉了几个点。这些数字不需要多漂亮，关键是它们证明你走完了「设计—实现—验证—收敛」这条链路。

再往深一层，你要意识到一个取舍：双非本科在这个时间点，与其死磕头部几家，不如把投递面铺开。成都做雷达、通信、军工电子、汽车电子的中小公司很多都招FPGA，它们对学历没那么敏感，更看重你能不能上手干活。先进去攒一两年真实项目经验，再往大平台跳，这条路比现在硬碰硬现实得多。

所以你现在该做的不是去补一段流片，那对大三的你也不现实，而是把现有两个项目挖到能扛住四十分钟追问的深度，同时把投递节奏和公司范围调整一下。你这两个项目里，CNN那个大概做到什么规模，是纯仿真还是上过板？