2026年电赛FPGA赛题越来越偏向AI推理，只会写状态机和串口的队伍还有没有活路？

先别慌，你们队现在的技能栈其实比想象中值钱。电赛里所谓AI题，绝大多数是「传统信号处理+一个很浅的分类/判决层」，真正上完整CNN加速、YOLO部署的极少，因为板子算力、功耗、调试时间都撑不住，评委也没指望本科生两个月搓出工业级推理。所以问题不是「要不要学AI」，而是「AI那部分能不能用你们已有的东西接住」。

拿目标识别举例，很多题本质是：先做图像预处理（灰度、二值化、去噪），再提特征（面积、长宽比、质心、颜色占比、边缘方向直方图），最后用一个阈值判决或者KNN、SVM、小型决策树分类。这条链里，状态机管流程、串口传结果、PWM控执行机构，全是你们已经会的。真正要补的只有中间「特征+分类器」这一小段，而它往往是整题里最不难的部分。

风险在于：如果两个月全砸去啃CNN加速，很可能IP核没调通、时序没收敛，最后连基础功能都交不出。替代做法是留一到两周，把FFT、FIR/IIR滤波、特征提取这几个模块在FPGA上跑通，再补一个极轻的分类器（查表、阈值树、甚至把权重固化进ROM做定点乘加）。

一个真实的取舍例子：异常检测题，与其训个自编码器，不如先算信号的均值、方差、峰值因子、频谱能量分布，超阈值就报警，效果常常够用，还稳。你们现在最该确认的是赛题方向到底偏控制还是偏信号——这决定了投入比例。你们队平时练的是哪类题？

先说结论：两个月内硬啃 CNN 加速，大概率是负收益。电赛的评分逻辑不是「你用了多先进的模型」，而是「在规定时间内，系统能不能稳定跑通、指标能不能复现」。这两件事对 AI 部分的要求其实很低。

往届拿奖队伍的常见做法是把题目拆成两段：前端用你们已经会的采样、滤波、FFT、阈值判决把信号整理干净，后端只留一个极轻的分类或判决层。比如异常检测，本质往往是「频谱能量分布偏离基线」；目标识别，本质往往是「连通域面积加长宽比加颜色占比」。这些用状态机调度、串口回传、PWM 执行，全是你们现成的技能。

真正的风险在于时间分配。CNN 加速涉及 HLS 或 Verilog 卷积核、DDR 带宽、时序收敛，任何一环卡住就是两三周。而这两三周如果投在传统链路的鲁棒性上——去噪、自适应阈值、异常工况回退——拿分反而更稳。

所以我的建议是：先保证传统题做到极致，AI 部分用「特征加轻量分类器」顶上，实在需要再上一个小型网络。你们现在板子和开发环境是什么？这决定了轻量分类器是跑在 PS 端还是 PL 端。

我换个角度说，可能更接近你们真正该焦虑的东西。

电赛加 AI 味道，真正改变的不是「要不要会神经网络」，而是题目从「单一指标」变成了「多阶段流水线」。以前控制题可能一个闭环就交差，现在前面多了一层「感知」——要先从原始数据里判断出发生了什么，再决定怎么控制。这层感知，用 CNN 能做，用特征加分类器也能做，评委看的是最终行为对不对，不是你中间用了什么。

那为什么很多队伍一看到 AI 就慌？因为大家把「AI」等同于「深度学习」，又把「深度学习」等同于「必须自己写加速器」。这是一个链条式的误解。实际上在 FPGA 上，一个 3 层以内、输入维度几十的小网络，用定点数在 PL 里手写乘加阵列完全可行，工作量远小于搭一套通用 CNN 框架。更省事的做法是把它放到 PS 端用 C 跑，PL 只负责采集和预处理。

所以两个月的最优路径，我认为是这样一条主线：先把「感知到决策」这条链在传统方法上打通，跑通一个完整 demo；然后只替换中间那一小段分类器，从阈值换成 KNN，再换成小网络，每换一次都保持整链可运行。这样你永远有一个能交差的版本，而不是赌一个可能跑不起来的大工程。

至于「传统控制做到极致更稳」这个判断，我部分同意。稳是稳，但如果题目明确要求识别或分类，纯传统控制拿不到那部分分。稳妥的做法是两者都要，只是 AI 那部分控制在总工作量的两成以内。

最后提醒一点：电赛现场调试时间极短，任何依赖大量超参、依赖训练数据分布的方法都是隐患。轻量分类器的好处是行为可解释、可现场调阈值，这在比赛里比精度高几个点重要得多。你们队的板子是纯 FPGA 还是带 ARM 的 SoC？这个直接决定分类器放哪边。

先说个可能让你意外的事实：电赛里所谓 AI 题，评委真正会去看的，往往是你整条链路的鲁棒性，而不是你中间那个分类器有多深。你把这句话想通，剩下两个月的取舍就清楚了。

为什么这么说？因为电赛的评分表是围绕「可复现的指标」写的。目标识别题最后要看命中率、误检率、响应时间；异常检测题最后要看能不能在几类工况下都判对、会不会因为噪声乱报。这些东西，一个三层小网络和一个阈值加决策树，在指标上可能只差几个百分点，但后者你能保证在评委现场那半小时里稳定跑出来，前者你连时序收敛都不一定搞完。

所以真正的因果链是这样的：题目加了「AI 味道」→ 意味着前端要多一层「感知」→ 感知的核心是把原始信号整理成可分的东西 → 这一步 90% 的功夫在滤波、FFT、特征提取、归一化，不在网络结构。你只会状态机和串口，恰恰说明你能把「整理」这一步的流程控制做扎实，这是很多想秀 AI 的队伍反而做不好的地方——他们模型调得欢，采样时序一乱全崩。

那两个月怎么走？我的建议是把时间切成两段。前四周，别碰 CNN，把你们会的东西往深里做一层：FFT 加窗、谱线插值、自适应阈值、连通域标记、特征向量拼装，全部在 PL 里用状态机调度跑通，PS 端只做决策。后四周，如果还有余力，再补一个轻量分类器——KNN、SVM、或者干脆一个查表加投票，几十行 C 就能写完，跑在 PS 上完全够。

硬啃 CNN 加速的风险在哪？不在于难，而在于它的失败是「全有或全无」。卷积核写一半、DDR 带宽没算对、时序差 0.2ns，你前面所有工作都白搭，因为系统跑不起来。而传统链路是渐进式的，做完滤波就有滤波的分，做完特征就有特征的分，哪怕最后分类器很粗糙，整个系统也是活的。

一句话收：把 AI 当成「感知层的一个小零件」，别当成一座要翻的山。你们缺的不是深度学习的知识，是把已有技能往信号处理方向再推半步的决心。你们队现在手上有几路 ADC、板上有没有 DDR、平时跑多高的采样率？这几个条件会直接影响前端能做多细。

两个月硬啃 CNN 加速，性价比真的不高。电赛那种板子，算力和调试时间都撑不住完整推理，评委也没指望你搓出工业级的东西。

更现实的路子是把题目拆两段：前面用采样、滤波、FFT、阈值判决把信号弄干净，后面只留一个很浅的分类层。异常检测本质常常就是频谱能量偏离基线，目标识别本质常常就是面积加长宽比加颜色占比。这些用状态机加串口全接得住，你们已有的技能一点都不浪费。

真正要补的只有中间那一小段特征加分类器，而它往往是最不难的部分。把省下的时间花在鲁棒性上，去噪、自适应阈值、异常回退，拿分反而稳。你们现在板子上跑的是哪类信号？

先说个可能不太中听但很关键的点：电赛里「AI味道」这四个字，考的从来不是你会不会写卷积，而是你能不能把原始信号整理成机器能判的东西。你们队会状态机、串口、PWM，恰恰说明你们能控流程、能传数据、能驱动执行机构——这条链缺的只有中间一小段「感知层」，而不是整条链要推倒重来。

那为什么很多人一看到目标识别、异常检测就慌？因为把「AI」直接等价成了「深度学习」，又把「深度学习」等价成了「必须自己写CNN加速器」。这个链条中间断了好几环。真实情况是：一块电赛常用的板子，算力、DDR带宽、编译调试时间都撑不住完整推理，评委也不会指望本科生两个月搓出工业级YOLO。你去看往届拿奖的控制类、信号类作品，真正上完整CNN的极少，绝大多数是「预处理 + 特征 + 浅分类」。

沿着这条主线往下推，你会发现真正决定成败的是感知层的前半段。异常检测本质常常是频谱能量分布偏离基线，那就把采样、加窗、FFT、频带能量统计做扎实；目标识别本质常常是面积、长宽比、质心、颜色占比，那就把二值化、连通域、形态学、特征归一化做扎实。这些做完，最后一层分类器用阈值、决策树、KNN甚至一个三层小网络都行，工作量远小于搭一套通用CNN框架。真正难啃、真正卡时间的，反而是前面这些看起来「传统」的东西——而它们恰好是你们的舒适区。

所以两个月的分配建议是：前六周死磕前端信号处理链路的鲁棒性，去噪、自适应阈值、异常工况回退，让指标在评委那半小时里能稳定复现；后两周再补一个轻量分类器，PS端用C跑或者PL里写个定点小乘加阵列都够。硬啃CNN加速的风险在于，IP核没调通、时序没收敛，最后连基础指标都跑不出来，那是负收益。

你们现在拿到的题目大概是哪一类信号，图像还是时序波形？这个决定了特征层该怎么设计。

两个月别硬啃CNN加速，性价比太低。把题目拆两段看：前面采样、滤波、FFT、阈值判决，后面只留一个很浅的分类层。异常检测往往就是频谱能量偏离基线，目标识别往往就是面积加长宽比加颜色占比，这些用你们现成的状态机和串口完全接得住。真正要补的只有中间那一小段特征加分类器，而它通常是最不难的部分。省下的时间花在鲁棒性上，去噪、自适应阈值、异常回退，拿分反而更稳。

说白了，电赛的AI题八成是「滤波+FFT+特征+阈值判决」，CNN加速不是必选项。你们状态机、串口、PWM这套底子完全够用，两个月硬啃加速器反而容易翻车。先问问自己：目标是拿奖还是学AI？

有活路，而且活路挺宽。电赛AI题基本是滤波加FFT加特征加阈值判决，CNN加速不是必选项。你们状态机、串口、PWM这套底子完全接得住，两个月硬啃加速器反而容易翻车。先问一句：目标是拿奖还是学AI？

两个月的时间尺度上，我更倾向于把宝押在传统链路的完成度上，AI 那部分只做一个很浅的收尾。理由很实际：电赛评分看的是现场那几十分钟能不能稳定跑出指标，而 CNN 加速这条线，从写卷积核、定点化、调 DDR 带宽到时序收敛，任何一环卡住都是按周计的，你没时间兜底。反过来看，所谓目标识别、异常检测，拆开之后大头往往在采样对齐、滤波去噪、FFT 或连通域、特征归一化，这些恰好是状态机和串口那套流程能调度的东西。你们缺的其实只是最后那一层判决，用阈值、决策树或者几十维输入的小网络都能顶上。所以别急着买加速卡教程，先把前端信号的干净程度和鲁棒性做上去。你们现在板子上跑的是哪类传感器信号，图像还是音频振动？