2026年FPGA大赛用安路EG4做「多路音频波束成形」，队伍没人懂麦克风阵列几何，选题该不该临时换？

我先说结论：六周时间，如果队里现在连 MATLAB 的延时求和都跑不出正确指向性，那硬啃阵列信号处理基本是赌命。原因不复杂——波束成形这东西的门槛不在 Verilog，而在「空间采样」这套思维：麦克风间距、声速、入射角、相位差怎么换算成采样点延时，这几个概念串不起来，你连仿真波形对不对都判断不了，更别说上板调。六周里前两周大概率全耗在补数学直觉上，剩下四周还要做采集、同步、DDR 缓存、FFT、上位机显示，任何一环卡住都可能交不出东西。

但我不建议直接全盘推翻成纯音频采集加 FFT 显示，那样作品会显得太「课程设计」，评委一眼看出是保守退守。更划算的做法是保留你已经能跑通的那条采集链路，把创新点从「阵列几何」挪到「实时性与资源优化」上。比如做多路同步采集、定点化 FFT、流水线调度、片上 RAM 的复用策略，这些恰好是 FPGA 的强项，也是评委爱问的点。你可以对外讲成「面向实时声源定位的采集与预处理平台」，波束成形作为后续扩展方向写进展望，逻辑是自洽的。

判断要不要换题，我建议用一个两周里程碑来卡：第一周把均匀线阵的延时求和用 Python 或 MATLAB 跑出主瓣和旁瓣，能画出指向图；第二周把它映射成定点、想清楚每路延时怎么用 FIFO 或移位寄存器实现。两周内做不到，就果断转。这不是认输，是工程上的止损——比赛评的是完成度和工程合理性，不是一个没跑通的炫酷概念。

换题会不会扣分？一般来说，初赛更看重方案完整性和可实现性，评委会认可「基于现有能力的合理收敛」，前提是你在报告里把取舍讲清楚，别装作原本就打算这么做。最怕的是既没啃下来阵列，又把采集链路也拖垮了。

顺便问一句，你们现在采集链路是几路、采样率大概多少？这个数直接决定后面 FFT 和缓存的难度。

另外提醒一个常见误区：很多人以为波束成形难在算法，其实难在通道间的一致性和同步，麦克风本身的一致性、ADC 采样时刻对齐，这些坑比算法更磨人。所以就算你们决定硬啃，也要先确认硬件通道能不能对齐，否则仿真再漂亮，上板也是散的。

换个角度想：FPGA 大赛评委其实很少因为你「换了题」扣分，他们扣的是「换完之后没做出东西」。所以关键不是换不换，而是换过去之后你手上有没有一条六周内必然能跑通的链路。

我的建议是做一个「降维但不降级」的处理：物理上还是多路麦克风，但先不做完整的几何波束成形，改成固定几个角度的延时加权求和，并且把重点放在工程实现上——多通道同步采样、片上缓存调度、定点运算的精度分析、资源占用和时序收敛报告。这样作品仍然贴着「阵列」这个题，但你的技术叙事从「我懂阵列几何」变成「我能把多路实时信号在 EG4S 上高效跑起来」。前者六周补不出来，后者六周是够的。

报告里要主动写清楚：为什么先做固定角度、完整几何波束留作后续工作。这种诚实的取舍，比硬撑一个跑不动的完整系统可信得多。

先说一个判断标准：你们队里有没有人能在两周内把「两个麦克风、一个正弦声源、不同入射角」的延时差手算出来，并且用 MATLAB 画出正确的波束图。如果两周内做不到，硬啃阵列信号处理基本是拿六周赌一件事，风险太高。波束成形的门槛真不在 Verilog，而在空间采样的直觉：麦克风间距 d、声速 c、入射角 θ，三个量决定相邻通道的时延 τ=d·sinθ/c，再换算成采样点就是 τ·fs。这个式子串不起来，你连仿真波形对不对都判断不了，更别说上板调相位对齐。而且六周里前面补数学，后面还要做多路同步采集、缓存、延时求和、上位机显示，任何一环卡住都交不出东西。

但我也不建议直接退回纯「音频采集+FFT显示」。那样作品会显得太像课程设计，评委一眼看出是保守退守。更划算的是保留你已经能跑通的采集链路，把创新点从阵列几何挪到实时性与资源优化上：多路同步采集的时钟域处理、定点化 FFT 的位宽取舍、流水线调度、片上 RAM 的复用策略、DDR 带宽怎么省。这些恰好是安路 EG4S 这类器件的强项，也更容易在六周内做出可演示、可量化的东西。

具体路线可以这样排：第一周先把两路麦克风的采集和 I2S/PDM 时序吃透，用已知单频信号验证采样正确；第二周做延时求和的简化版，只做两个通道、固定几个角度，看合成幅度随角度变化，哪怕波束图不完美，先建立直觉。第三周起把通道数加上去，同时开始做 FFT 和显示，把「能跑」和「跑得好」分开推进。评委对换题本身一般不会扣分，扣分的是前后逻辑断裂、工作量缩水。只要你在报告里讲清楚「为什么从几何波束转向实时资源优化」，把取舍讲明白，反而是加分项。你们现在板子到手了吗，采集前端用的是 I2S 数字麦还是模拟麦加 ADC？这个直接决定前两周的验证方式。

先说个可能有点扎心的判断：你们现在的问题不是「选哪个题」，而是「六周内能不能把一条从麦克风到屏幕的链路跑通」。波束成形只是这条链路上的一层算法，把它砍掉，链路还在，作品就还立得住；把链路推翻重做，那才是真正的风险。

所以我的建议是分两步走，第一步是诊断，第二步才是做决定。诊断很简单：找队里数学最好的人，拿纸笔算一遍两个麦克风间距 6 厘米、声源正前方 30 度入射、声速 340 米每秒，相邻通道的时延是多少，再乘以采样率换成采样点数。如果这一步半小时内能算清楚并且能在 MATLAB 里画出对应的指向性图，那阵列这块可以硬啃，剩下的时间够用。如果算不出来或者画出来的图明显是错的，那就别再犹豫了，六周补不出空间采样的直觉。

第二步是决定怎么「换」。我不太赞成直接退回纯音频采集加 FFT 显示，因为那个作品形态太常见了，评委翻十份能看见五份，你的分数大概率卡在中游。更划算的做法是保留你已经能跑通的采集链路，把创新点从「阵列几何」挪到「工程实现」上。具体说，麦克风还是接多路，但先不做完整的几何波束成形，改成固定几个角度的延时加权求和，或者干脆把重点放在多通道同步采样、片上缓存调度、定点运算的精度分析、资源占用和时序收敛报告上。

这样处理的好处是，你的技术叙事从「我懂阵列信号处理」变成了「我能把多路实时音频在 EG4S 上高效跑起来」。前者六周补不出来，后者六周是够的。而且作品仍然贴着「多路音频处理」这个题，不算跑题。

关于评委扣不扣分，我的观察是，评委很少因为你换了实现路径扣分，他们扣的是「换完之后没做出东西」。所以报告里要主动写清楚取舍：为什么先做固定角度，完整几何波束为什么留作后续工作。这种诚实的工程判断，比硬撑一个跑不动的完整系统可信得多。

最后提醒一个容易被忽略的点：安路 EG4S 的片上资源不算宽裕，多路音频缓存加 FFT 很容易时序紧张。不管走哪条路，早点把综合报告跑出来，看看 BRAM 和 DSP 用了多少，比闷头写 RTL 更重要。你们现在手上有几路麦克风，采样率打算定多少？这个数字会直接影响后面所有决策。