FPGA 实习想进大厂，项目深度要做到什么程度？

先说结论：中上游公司的实习岗，一个中等项目做透完全够用，复杂但讲不清反而是减分项。我见过不少人简历写了个什么视频通路或者多核互联，一问模块划分就卡住，面试官马上会怀疑是不是跟着教程敲的。

你可以拿现有的图像显示项目来打磨，具体补齐这几样东西：一张画清楚的 block diagram，标出数据流和控制流，说明为什么这么切模块、跨时钟域在哪、握手用什么协议；一份自己写的 testbench，哪怕是基于 task 的定向激励，能覆盖正常和异常路径；跑一次综合实现，把时序报告里的关键路径找出来，试着加流水或者改结构，记录改善前后的 Fmax 和资源占用。

有个容易被忽略的点：调试记录比结果更有说服力。比如某个信号上板后偶发错误，你怎么用 ILA 抓波形、怎么二分定位到是跨时钟域没做同步，这个过程讲出来，面试官会觉得你真做过工程，而不是跑通仿真就交差。风险在于很多人只补文档不补理解，报告是后补的，一问细节就露馅，所以最好边做边记。

另外提醒一句，别为了显得高级去堆 IP，面试官更想听你自己写的部分。你现在的项目跑在什么板子上，资源还剩多少？这个数据往往是你讲深度的抓手。

我换个角度说吧。你把它当成写论文的摘要来准备：一句话说清这个项目解决什么问题、关键指标是什么、你做了哪些取舍。串口、状态机这些本身不 low，low 的是讲不出取舍。比如波特率为什么选这个、FIFO 深度怎么定的、有没有算过最坏情况下的延迟。能答上这些，中等项目就是深度项目。

其实一句话：面试官不看你做了多牛的片子，看你能不能把一个小东西讲出取舍。串口也行，问你波特率误差怎么算、FIFO 深度怎么定、跨时钟域怎么处理，答得上来就是深度。答不上，做再大也是 demo。你现在手头哪个项目最熟？

先说一个判断标准：面试官问项目，本质是在做「可追问性测试」。你抛出一个点，他往下钻三层，你还能接住，这个项目就算有深度。串口这种看似简单的项目，如果你能讲清楚为什么波特率误差要控制在 2% 以内、采样为什么用 16 倍频而不是 8 倍、起始位检测怎么抗毛刺、FIFO 深度按什么算，那它就不是 demo。反过来，你写了个 AXI 互联，但问他为什么突发长度选 8，你说教程就是这么写的，那再复杂也是减分。所以别急着换项目，挑一个你最熟的，把「为什么」补上就行。你现在这几个项目里，哪个是你自己从头写而不是改例程的？

先说个反常识的：实习面试里，项目复杂度几乎不加分，加分的是『可追问层数』。你做一个串口，面试官往下问：波特率误差怎么算的、采样为什么是 16 倍频、起始位怎么抗毛刺、FIFO 深度怎么定的、丢包了你怎么定位。你能接住三层，这就是深度项目；你做一个图像通路，问一句为什么这么切模块就卡住，那就是个 demo。所以别急着上系统，挑一个你最熟的项目，把每个『为什么』补上，写一页 block diagram，跑一次综合看时序报告，把最差路径找出来试着改一版。你现在这几个项目里，哪个是你自己从头搭的，而不是改例程的？

先说结论：中上游实习岗，一个中等项目做透就够，不用硬堆系统规模。判断标准其实很朴素——面试官顺着你的项目往下钻三层，你还能接住。拿串口举例，第一层问波特率误差怎么算、为什么采样要 16 倍频；第二层问起始位怎么抗毛刺、FIFO 深度按什么定；第三层问丢包了你怎么定位、跨时钟域在哪同步。能答到第二三层，这个项目在面试官眼里就是有深度的，哪怕它只是串口。反过来你写了个图像通路，一问模块为什么这么切就卡住，那再大也是教程复现。所以别急着换项目，挑一个你最熟的，把每个『为什么』补上，画一张 block diagram，跑一次综合看时序报告，把最差路径找出来试着改一版。你现在手上这几个项目里，哪个是你从头搭的而不是改例程的？

先说个容易被忽略的点：大厂实习面试里，项目深度其实是个风险问题。你项目越复杂，面试官能问的地方越多，答不上来的概率也越大；反倒是中等项目做透，风险可控。所以别急着上大系统，先把手上一个项目盘一盘，看它能不能撑住三层追问。拿你的串口举例，第一层问波特率误差怎么算、为什么采样要 16 倍频；第二层问起始位怎么抗毛刺、FIFO 深度按什么定；第三层问丢包了你怎么定位、跨时钟域在哪同步。能答到第二三层，这个项目在面试官眼里就有深度了。

那具体补什么？不用面面俱到，先把这几样补齐：一张 block diagram，标清数据流和控制流；自己写一份 testbench，覆盖正常和异常路径；跑一次综合实现，把时序报告里最差的那条路径找出来，试着加一级流水或者改结构，记录改善前后的 Fmax。还有一样很多人漏掉——调试记录。比如某个信号上板后偶发错误，你怎么用 ILA 抓波形、怎么二分定位到是跨时钟域没同步，这个过程讲出来比结果更有说服力。

替代做法也有：如果你实在不想碰串口，那就挑图像显示里的一块，比如行缓存或者时序生成，把它单独拎出来做透，道理一样。关键是「一个点钻到底」，而不是「铺开一堆点」。你现在手上这几个项目，哪个是你从头搭的而不是改例程的？

我猜你现在卡住的地方不是项目不够大，而是你还没建立「工程闭环」这个概念。很多人对深度的理解是往上堆规模，串口做完了去做以太网，以太网做完了去做图像通路，结果每个都是跑通就换。但面试官判断深度，看的其实是你有没有把一个东西从能跑推到我知道它为什么这样、它的边界在哪、还能怎么改。这是一条纵向的线，不是横向的线。

纵向怎么走？拿你最熟的串口来说。第一层是功能层：收发能通，波特率对上。第二层是参数层：波特率误差怎么算出来的，为什么采样要 16 倍频而不是 8 倍，起始位检测怎么避开毛刺，FIFO 深度按什么定。第三层是边界层：如果时钟有偏差、如果对端发快了、如果连续丢包，你怎么发现、怎么定位。第四层是取舍层：你当时为什么用状态机硬写而不用现成 IP，资源省了多少，吞吐和延迟的代价是什么。每一层往下走，你都要有具体数字或者波形支撑，而不是「应该是这样」。

这条线走完，你会发现一个中等项目能讲的东西比你想的多得多。而且这个过程是可迁移的：你换到 SPI、I2C、甚至一个简单的 AXI-Lite 从机，同样的四层问题一样问。面试官真正想确认的，是你有没有这套拆解和追问的习惯，而不是你做过多少个模块。

具体动作我建议就三件。第一，给你现在最熟的那个项目画一张 block diagram，标清数据流、控制流、跨时钟域在哪、握手用什么。画不出来说明你自己也没想清楚。第二，写一份自己的 testbench，覆盖正常路径和至少两条异常路径，比如帧错误、超时。第三，跑一次综合实现，把时序报告里最差的那条路径找出来，试着加一级流水或者改结构，记录改善前后的 Fmax 和资源占用。这三件事做完，你的项目在面试里就有东西可讲了，因为你讲的不再是「我实现了什么」，而是「我怎么判断、怎么改、改完效果如何」。

还有一个容易被忽略的点：调试记录。某个信号上板后偶发错误，你怎么用 ILA 抓波形、怎么二分定位、最后发现是跨时钟域没做同步。这个过程比结果更有说服力，因为它证明你真的在工程现场待过。

所以别急着换项目，先把你手上那个串口或者状态机盘到第四层。你现在的项目里，有没有一个是你自己从头搭、并且能说出至少两个取舍的？