2026年FPGA零基础自学，每天只有晚上两小时，按什么顺序学才能在半年内做出能写进简历的项目？

先说结论：半年、每天两小时，大概三百多个小时，别指望做出什么复杂系统，目标定成「一个能跑、能讲清楚数据流和时序收敛的小系统」就够了。顺序我建议这样压：前一个半月只干两件事，Verilog 语法加仿真。语法别买厚书从头背，找一份能跑的教学资料，边写边仿，重点是 always 块、阻塞非阻塞、状态机这三块。仿真工具用 Vivado 自带的或者 Icarus 加 GTKWave 都行，关键是养成「写完必仿真」的习惯，别一上来就上板。

接下来一个月碰时序。这一段是最容易被跳过的，也是面试最能拉开差距的地方。你不用学到多深，但要能说清楚建立时间、保持时间、为什么会有亚稳态、跨时钟域为什么要打两拍或握手。自己写个分频、写个按键消抖，看综合后的时序报告，理解什么叫没收敛。很多人简历写「熟悉时序约束」，一问就露馅，就是因为只会抄约束文件。

然后两个月做接口。UART、SPI、I2C 挑一个认真做，别三个都浅尝。UART 最适合入门，收发加 FIFO，能把波特率、采样点、起始停止位讲明白。做完一个再顺手做第二个，你会发现套路是通的。

最后一个月做项目。项目级别不用高，比如「UART 命令控制的 PWM 灯带」或者「SPI 读取传感器并在数码管显示」，能画出一张完整的数据流框图，能说清每个模块的时钟域和握手方式，面试就有的聊。真正的坑是：很多人半年做了五个demo，每个都只会跑例程，问他数据怎么流的就卡住。宁可一个项目吃透。

你现在数电基础怎么样，模电和 C 语言还留着多少？这决定前面要不要再补两周。

个人感觉最省事的路径是：把「数电」和「Verilog」揉在一起学，别分开啃。你白天上课其实就在学数电，晚上直接拿 Verilog 把课上的触发器、计数器、状态机写一遍并仿真，等于一份时间两用。这样大概一个多月，语法和基本电路就都有感觉了。

之后所有精力压到一个接口上，UART 或 SPI 选一个，从收发到 FIFO 到上板联调完整走一遍。做完这一个，你会发现 I2C 之类的基本是换汤不换药。项目不用多，一个能从头讲到尾的，比五个跑通的例程值钱得多。

先说一个容易被忽略的前提：你白天上的数电课本身就是资源，别把它和自学当成两条线。我建议的顺序是「语法和仿真先捆在一起，时序单独拎出来啃，接口只挑一个做透，最后拿这个小系统当简历主干」，半年按这个走，产出会比你想象的扎实。

第一个月别纠结先啃数电还是直接点灯，这两个说法其实不冲突。数电你在课上过，晚上用 Verilog 把当天或当周学的东西复现一遍：触发器、计数器、移位寄存器、简单状态机，写完必跑仿真。工具就用 Vivado 自带的仿真器或者 Icarus 加 GTKWave，重点是把 always 块、阻塞和非阻塞赋值、状态机这三件事写到手熟。这一步大概四到六周，语法不用背厚书，边写边查就行。

第二个月到时序。这一段最容易被跳过，也最能在面试里区分人。你不用学多深，但要能讲清楚建立时间和保持时间是怎么回事、为什么会有亚稳态、跨时钟域为什么打两拍或者用握手。做法上，自己写个分频器、按键消抖，看综合后的时序报告，理解什么叫没收敛。很多人简历写熟悉时序约束，一问就露馅，就是因为只会抄约束文件，不知道那条约束在管什么。

第三、四个月压到一个接口上，UART、SPI、I2C 选一个，从收发、FIFO 缓存到上板联调完整走一遍。做完一个你会发现另外两个基本是换汤不换药。这里的关键不是跑通，而是能画出数据流：数据从哪来、经过哪些模块、什么时候握手、时钟域在哪切换。

最后两个月把前面这些东西收拢成一个小系统，比如串口命令控制的 PWM 输出，或者带 FIFO 的数据采集回传。项目不用多，一个能从头讲到尾的，比五个跑通的例程值钱得多。半年做到这个级别就不算白学，简历上「数据流清楚、时序能收敛」这八个字，比堆一堆名词管用。你现在的课业压力具体是哪种节奏，是每周都有实验还是期末才集中？

先把时间表给你，再说一个大多数人踩的坑。前六周只做一件事：Verilog 语法加仿真。别买厚书，找一份能跑的教程，白天课上讲到触发器、计数器、状态机，晚上就用 Verilog 复现一遍，写完必跑仿真。工具 Vivado 自带仿真器或者 Icarus 加 GTKWave 都行，重点把 always 块、阻塞非阻塞、状态机三段式写到手熟。接下来五周碰时序，这一段最容易被跳过，也最能在面试里区分人。你不需要学多深，但得能讲清楚建立保持时间、亚稳态、跨时钟域为什么打两拍。自己写个分频和按键消抖，看综合后的时序报告，体会一次「没收敛」是什么感觉。剩下的时间压到一个接口上，UART 或 SPI 选一个，从收发、FIFO 到上板联调完整走一遍。

这里插一句风险提醒：很多人卡在「点灯成功就以为入门了」，然后疯狂买板子、抄例程，半年后手里五个跑通的 demo，一个都讲不清数据怎么流的。判断标准很简单，你能不能白纸画出一个字节从 PC 进 FPGA、经过哪些寄存器、什么时候被采样、为什么这里要打拍。画得出来，项目就值钱。

最后做出什么级别算不白学？一个能跑、能讲清数据流和时序收敛的小系统就够了，比如串口命令控制的状态机加 FIFO 缓存。别贪多。你板子到手了吗，还是打算先纯仿真练手？

先说你最担心的那个点：半年后会不会只会跑例程。答案取决于你选项目的方式，而不是选项目的数量。跑例程之所以不算数，是因为例程把数据流和时序都替你决定好了，你只是按了下载键。所以整条路线的核心原则只有一句：每一步都逼自己回答「数据从哪来、存到哪去、什么时候有效」。

按这个原则排，前六到七周只做语法和仿真，而且别脱离课上的数电。你白天学的触发器、计数器、状态机，晚上立刻用 Verilog 复现，写完就仿真。工具用 Vivado 自带仿真器或 Icarus 加 GTKWave 都行。这段时间的真正目标不是背语法，是让「阻塞赋值和非阻塞赋值写错会出什么现象」变成你的肌肉记忆。很多人跳过仿真直接上板，结果是灯亮了但波形全错，还以为自己会了。

接下来四到五周专门碰时序，这一段是整个路线里最划算的投资。不用学深，但必须亲手做三件事：写一个分频器看综合报告、写一个按键消抖、把一个信号从慢时钟域打两拍到快时钟域。做完你会第一次看懂「时序不收敛」长什么样。面试里问建立保持时间、亚稳态、跨时钟域，答不上来的人基本都是这里欠账。

然后剩下的时间全部压到一个接口上，UART 或 SPI 二选一，别贪多。从协议理解、收发状态机、FIFO 缓冲，到上板用串口助手收发一串自己能解释的数据，完整走一遍。做完这一个，I2C 基本是换汤不换药。

最后能写进简历的项目级别，我建议定成：一个能自己讲清楚每一级数据流、能展示仿真波形、能说出时序约束怎么加的小系统。比如「UART 收发加 FIFO 缓存加命令解析」，规模不大，但每一层你都能被追问三层不倒。这比五个跑通的例程值钱得多。

顺便问一句，你学校实验课用的是 Vivado 还是 Quartus？这会影响你前期工具链的熟悉成本，早点确定能省不少时间。