备赛电赛信号类，打算用安路EG4S20做简易频谱分析仪，ADC采样率100M。纠结FFT点数：1024点资源省但频率分辨率只有约100kHz，4096点分辨率好但片上RAM和乘法器吃紧，EG4S20这块片子怕是放不下。想请教有电赛经验的：在有限资源下点数、窗函数、位宽这三者一般怎么折中？有没有现成的流水线FFT IP推荐，或者自己写基2结构更省资源？
3 个回答
1024 点先跑通，别一上来就 4096。电赛现场调不出来最要命，分辨率先够用就行，后面再优化。你 ADC 实际有效位数有多少？噪声底一高，4096 也白搭。
别把点数和分辨率绑死了，100M 采样下 1024 点确实只有约 97.7kHz 一格，但电赛测的是「有没有这个频率成分」，不是计量院校准。个人感觉先把 1024 点跑通、把 ADC 有效位数和前端噪声摸清楚，再决定要不要上 4096。你 ADC 现在实测 ENOB 大概几位？
先把一个容易被忽略的点说清楚：EG4S20 的片上 RAM 大概一百多 Kb 量级，这是硬约束，比乘法器更早卡住你。所以选点数的第一刀不该切在「分辨率够不够」，而该切在「存储能不能装下」。
按基2、每级乒乓、每样点位宽 12～16 bit 估：1024 点单块缓存约 12～16 Kb，乒乓加旋转因子表，整条流水线大概吃掉 40～60 Kb，EG4S20 放得下还有余量。4096 点光数据缓存就翻四倍，加上因子表，基本把片上 RAM 吃干，综合时要么报错要么给你塞进分布式 RAM 里疯狂吃 LUT。所以「4096 放不下」这个判断大概率是对的，但原因主要是 RAM 不是乘法器。
分辨率这条线要分开看。1024 点、100M 采样，bin 间隔约 97.7kHz，但电赛信号类测的多是「有没有这个频率分量、大概在哪」，不是计量级频率测量。真需要细测某个单频，常见做法是测频走另一条路——过零计数或者相关，精度能到 Hz 级，不必逼 FFT 去扛。所以我的建议是：FFT 负责看谱形和找峰，精测频率另开模块，两条腿走路，比硬上 4096 划算得多。
窗函数和位宽是第二层。加窗是为了压旁瓣，汉宁窗实现简单，代价是主瓣变宽、幅度要补偿，电赛场景够用。位宽上 ADC 有效位才是天花板，前端噪声底一高，你内部算 18 bit 也是白搭，常见做法是 ADC 输出 12 bit 进、内部位宽给到 16 bit 左右防溢出，别盲目堆。
IP 方面，安路自家有 FFT IP，先看它支持的最大点数和资源报告；自己写基2流水线也不难，SDF 结构省资源但控制复杂，电赛时间紧的话优先用现成 IP 跑通，再考虑替换。
你现在 ADC 那块实测有效位数大概几位？这个数基本决定了位宽到底给多少合适。
发表回答
登录后可在本页底部提交回答