0待回答
2026年FPGA大赛做实时视频去雾，暗通道先验算法在安路FPGA上BRAM不够用，怎么用行缓冲和流水线优化硬塞进去？
我准备用安路FPGA做电赛，选题是实时视频去雾，用暗通道先验算法。现在遇到的问题是PL端BRAM不够放完整图像帧，我知道…
QUESTION SQUARE
问答
课程答疑 · 技术交流 · 学员互助
3552全部问题
228本周新增
3542待解答
10已解决
全部
待解答
已解决
热议
我的提问
0待回答
2026年FPGA校招，手撕Verilog实现AXI4-Stream实时边缘检测，Canny算子非极大值抑制怎么用流水线实现？
面试官让我手撕一个基于AXI4-Stream的实时Canny边缘检测，梯度计算和方向量化都搞定了，但非极大值抑制这一步，…
0待回答
2026年FPGA大赛做实时AI语音识别，MFCC特征提取和DNN推理怎么在国产安路FPGA上协同优化？
我们团队准备用安路FPGA做实时AI语音关键词识别，MFCC提取和DNN推理资源平衡一直调不好。MFCC的FFT和滤波器…
0待回答
2026年FPGA校招，手撕Verilog实现AXI4-Stream实时图像缩放时，双线性插值行缓冲深度怎么算？求具体推导和边界处理
最近在准备FPGA校招，看到很多面经提到手撕Verilog实现AXI4-Stream实时图像缩放，特别是双线性插值。我搞…
0待回答
2026年FPGA大赛，用国产高云FPGA做实时YOLOv8n目标检测，LUT不够用怎么通过算子融合和流水线重排硬挤出来？求具体操作步骤
我们团队今年准备FPGA大赛，选了高云GW2A系列FPGA做实时YOLOv8n目标检测，模型INT8量化后LUT占用还是…
0待回答
2026年FPGA大赛用国产紫光FPGA做实时视频拼接，多路摄像头同步触发用硬件还是软件更稳？求具体方案
我们团队准备用紫光同创FPGA做实时视频拼接，四路摄像头同步采集是电赛常见难点。硬件触发需要额外布线，软件触发延迟又不确…
0待回答
2026年FPGA大赛用安路FPGA做实时YOLOv8n目标检测，INT8量化后精度掉到78%，除了知识蒸馏还有哪些恢复技巧？
今年FPGA大赛我们组选安路FPGA做实时YOLOv8n目标检测，INT8量化后精度从92%掉到78%，试了知识蒸馏但训…
0待回答
2026年FPGA校招，手撕Verilog实现AXI4-Stream实时图像缩放，面试官追问双线性插值行缓冲深度推导，求具体边界处理
面试官让我手写Verilog实现AXI4-Stream的实时图像缩放，双线性插值部分我写了行缓冲，但他追问行缓冲深度怎么…
0待回答
2026年FPGA大赛，用国产安路FPGA做实时车牌识别，YOLOv8n量化到INT8后精度掉到82%，怎么通过校准集和知识蒸馏恢复到95%以上？求具体步骤
备战2026年FPGA大赛，我选了安路FPGA做实时车牌识别，YOLOv8n模型量化到INT8后精度从97%掉到82%，…
0待回答
2026年，FPGA大赛备赛只剩两周，用国产紫光同创FPGA做实时视频去雾，暗通道先验算法BRAM不够，怎么用分块处理和流水线重排硬挤出来？求具体操作步骤
我们电赛组队准备做实时视频去雾，用的紫光同创FPGA，暗通道先验算法实现后发现BRAM直接爆了，现在备赛只剩两周，改算法…
0待回答
2026年FPGA校招笔试题：用Verilog实现一个异步FIFO，深度为16，读写时钟频率分别为100MHz和200MHz，数据突发长度为8，怎么计算最小深度才能不丢数？
最近在准备2026年FPGA校招，刷到一道异步FIFO深度计算的笔试题，感觉有点绕。读写时钟分别是100MHz和200M…
0待回答
2026年FPGA校招，手撕Verilog实现AXI4-Stream实时视频缩放，双线性插值行缓冲深度怎么算？求具体推导和边界处理
面试官让我手撕一个AXI4-Stream接口的实时视频缩放模块，双线性插值，输入是1080p，输出是720p。我算行缓冲…
已显示 12 条