开放式自主设计是 FPGA 创新赛道的吸引力，也是最容易写空的地方。每年都能看到标题里出现智驾、大模型、卫星通信，正文却是 UART 回环。评委要的是闭环：输入激励、片上处理、输出可观测、资源与时序说得清。跟风热词只会让对照实验更难做——你没有数据集、没有真实传感器、也没有基准软件。
选题过滤器
- 能不能在现有板卡上 4 周内出第一版可演示通路？
- 有没有一个数字指标（延迟、吞吐、识别准确率、误码）能在现场复现？
- 去掉最炫的模块，系统是否仍能降级演示？
- 创新点能否写成「相对某某基线提升了什么」，而不是「我们用了某某算法名」？
三种更稳的题目形态
| 形态 | 例子 | 评审友好处 |
|---|---|---|
| 加速一个经典核 | 卷积/FFT/编解码 | 易做对照 |
| 传感器到决策的短链 | 检测+跟踪+输出 | 现场好看 |
| 协议与可靠性 | 高速接口+校验+统计 | 工程味足 |
扩展外设可以，但说明书必须画边界：哪些在 FPGA 里，哪些在 MCU 或上位机。边界画不清，开放式就变成「什么都有一点」。9 月报名期允许题目还粗，10 月第一周必须冻结一句话问题定义，否则 11 月 4 日只能交一个热词拼盘。
一句话问题定义怎么写才算冻结
模板：在【输入条件】下，针对【可观测痛点】，我们在 FPGA 上实现【处理】，使【指标】达到【数值】，对照【基线】。缺任何一项都不算冻结。写完贴在仓库 README 顶部，改指标必须全队签字。热词可以出现在背景段，不能出现在这一句的谓语里顶替指标。
10 月若发现数据或传感器拿不到，就改输入条件，而不是改谓语去「做大模型」。评委能接受小问题做透，不能接受大问题做空。开放式赛道的自由度，是让你选择可完成的闭环，不是让你选择最能写进标题的名词。
问答（按队内真实卡点写）
问：跟风题目是不是更容易中奖？
答：同年同题会挤在一起对比。没有对照的热题，比冷门但测得清的通路更危险。
问：能不能中途换题？
答：报名后换题看章程。工程上换题等于重置六周倒排，只建议在 W1 结束前发生。
评论 0