7.0课程
QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
131本周新增
7347待解答
10已解决

急需解答

1 条待答

尚无回答，欢迎抢先帮助

开放技术分享0 回答二牛学FPGA2025/11/16 · 暂无回答

开放技术分享1 回答二牛学FPGA2025/11/16 有回复

最新1. 普通IO引脚约束为时钟时报错。原因：Xilinx Vivado开发环境编译HDL时，对时钟…— 二牛学FPGA

已解决技术分享1 回答爱提问的小白白2025/11/9 有回复

最佳原因：XDC约束文件中存在一个无用的管脚约束，可能是上个设计遗留或者疏忽造成。措施：删除该管脚约束即可。————————————[Vivado报错] [Common 17-55]‘set_property‘ expects at least one object针对Vivado报错 [Common 17-55] 'set_property' expects at least one object，以下是分步骤解决方案及原因分析：一、错误原因解析该错误表示在XDC约束文件中，set_property命令引用的设计对象（如引脚、时钟、寄存器等）未找到。常见原因包括：对象名称不匹配：XDC中引用的对…— 二牛学FPGA

开放技术分享1 回答爱提问的小白白2025/11/9 有回复

最新原因：管脚未做约束。 措施：可以在XDC约束文件中加入时钟约束：set_property IOS…— 二牛学FPGA

已解决技术分享1 回答爱提问的小白白2025/11/10 有回复

最佳原因：无法找到下载链。措施：查看下载器连接，连接是否牢固，或开发板是否上电。vivado报错-ERROR: [Common 17-39] ‘program_hw_devices‘ failed due to earlier errors报错问题及解决方案应该是在之前选择的Project Device与当前连接的开发板型…— 二牛学FPGA

开放技术分享1 回答爱提问的小白白2025/11/10 有回复

最新原因：语法错误。措施：例化模块时符号错误，检查 “.” 和 “,” 有没有多和少，最后例化的参数…— 二牛学FPGA

已解决技术分享1 回答爱提问的小白白2025/11/10 有回复

最佳原因：信号位宽多余。措施：给与信号正确的位宽，或不管也可以，Vivado 会自动优化多余的位线。— 二牛学FPGA

开放技术分享1 回答爱提问的小白白2025/11/10 有回复

最新原因：文件路径太长。措施：缩短工程路径。————————————Win10：路径长度超过260个…— 二牛学FPGA

开放技术分享1 回答爱提问的小白白2025/11/10 有回复

最新原因：信号没有被声明，多出在输出信号下。措施：信号在 always 语句块中，被赋值的信号应该添…— 二牛学FPGA

开放技术分享1 回答爱提问的小白白2025/11/10 有回复

最新原因：使用ILA时常见的错误，意思是有一些接口没有连接。措施：检查ILA的例化，1）是不是全部的…— 二牛学FPGA

开放技术分享1 回答爱提问的小白白2025/11/10 有回复

最新原因：信号没有被声明，多出现在中间信号。措施：给中间信号添加声明，如 reg、wire。————…— 二牛学FPGA

开放技术分享1 回答爱提问的小白白2025/11/9 有回复

最新原因：在程序设计过程中出现了变量的重复定义。措施：把重复定义的变量去除即可。——————————…— 二牛学FPGA

已显示 12 / 62

已展示全部