7.0课程
QUESTION SQUARE

问答

课程答疑 · 技术交流 · 学员互助

7357全部问题
131本周新增
7347待解答
10已解决

急需解答

2 条待答

尚无回答，欢迎抢先帮助

开放技术分享0 回答二牛学FPGA2025/11/1 · 暂无回答

开放技术分享0 回答未来2025/10/27 · 暂无回答

已解决技术分享1 回答爱提问的小白白2025/11/9 有回复

最佳原因：某个input没有上层数据的输入。措施：set_property DONT_TOUCH true [get_cells <lut1_name>]。————————————Vivado 报错 [Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0问题描述：工程综合成功完成：在布线的时候报错 [Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0.根据…— 二牛学FPGA

已解决技术分享2 回答爱提问的小白白2025/11/10 有回复

最佳原因：信号被多处驱动，在多个 always 语句块中被赋值。措施：程序设计应避免此类情况的发生，此时应该考虑重新设计程序。——————————————Vivado WARNING：Multi-driven net Q with xth driver pin 警告的原因和消除方法出现这个警告的原因是很简单的。大多是编写出了下面这样的烂代码：reg a; wire c,d; always@(posedge clk, posedge rst) begin if(rst) a<=0; else a<=1; end always@(posedge clk, posedge rst) begi…— 二牛学FPGA

开放技术分享1 回答爱提问的小白白2025/11/9 有回复

最新原因：此类错误大多是语法问题，如逗号，括号，冒号之类。措施：根据错误信息提示，定位到错误的行数，…— 二牛学FPGA

开放技术分享1 回答爱提问的小白白2025/11/9 有回复

最新原因：数据位宽不对，定义数据时定义了一位位宽，实际需要16位位宽。措施：修改位宽为16位。———…— 二牛学FPGA

开放技术分享1 回答eeos2025/11/9 有回复

最新原因：Xilinx Vivado开发环境编译HDL时，对时钟信号设置了编译规则，如果时钟由于硬件…— 二牛学FPGA

已解决技术分享1 回答未来2025/11/9 有回复

最佳原因：安装路径有中文或电脑用户名是中文措施：更改用户名平台：vivado2021.2在新安装的vivado环境下学习zyqn时新建BD工程出现综合失败。Vivado2021.2进行综合时，综合失败，不显示错误信息。在messages下无错误信息。打开工程所在的路径，F:CODEVIVADOLABSlab1lab1.runssynth_1查看文件。打开vivado.end.rst文件查看错误。其中无任何内容。打开runme文件查看。发现说在log文件中找不到系统IP库资源。经过分析这种情况可能原因是工程路径上拥有中文路径。但是查看路径没有中文路径。在查阅资料后说计算机名字也不能使用中文名。打开控…— 二牛学FPGA

开放技术分享3 回答爱提问的小白白2025/11/6 有回复

最新准备自己码一下这个代码— 爱提问的小白白

开放技术分享4 回答二牛学FPGA2025/11/9 有回复

最新https://www.fpgalearn.com/course/8012.html— 二牛学FPGA

开放技术分享3 回答eeos2025/11/6 有回复

最新用xilinx— 阿喵玩FPGA

开放技术分享3 回答FPGA2025/10/27 有回复

最新看书太浪费时间了，很多书讲的还比较理论。如果费用推荐的话，可以看看 FPGA之道— 阿喵玩FPGA

已显示 12 / 62

已展示全部