2026年FPGA校招面试,手撕Verilog实现一个基于AXI4-Stream的实时图像缩放,面试官说我的双线性插值行缓冲设计有数据冒险,怎么优化才能满分?
今天刚面完一家做AI加速的IC公司,面试官让我现场写Verilog实现AXI4-Stream的实时图像缩放,双线性插值行…
课程答疑 · 技术交流 · 学员互助
今天刚面完一家做AI加速的IC公司,面试官让我现场写Verilog实现AXI4-Stream的实时图像缩放,双线性插值行…
我们在做FPGA大赛的实时AI语音关键词识别项目,用国产高云FPGA,发现MFCC特征提取模块的DSP资源严重不足,算了…
最近在做FPGA上的实时HDR融合,需要处理3帧不同曝光的图像对齐,但行缓存直接占满了BRAM。试过降分辨率但效果太差。…
面试官让我手写一个基于AXI4-Stream的实时直方图均衡化模块,我用了双端口BRAM做统计和映射,但他说我的流水线设…
我今年带学生参加FPGA大赛,做的是实时AI语音降噪项目,用的是国产安路FPGA。模型量化到INT8后精度从原来的92%…
孩子大三了,准备做FPGA毕业设计,想用国产安路FPGA做实时语音关键词识别。网上看到MFCC特征提取加CNN的方案,但…
孩子今年刚考上电子类专业,大一想利用暑假提前学FPGA。我完全不懂这行,看网上说学FPGA要买开发板和下载软件。请问是先…
今年做FPGA边缘AI项目,部署YOLOv8n到国产安路FPGA上,INT8量化后精度直接从85%掉到70%,项目验收快…
我们团队今年参加FPGA大赛,选的是实时语音关键词唤醒项目,用国产安路FPGA。现在MFCC特征提取模块和DNN推理模块…
我们队伍准备参加2026年FPGA大赛,做实时AI语音识别项目,现在备赛只剩一个月了。手头有高云和安路两种国产开发板,但…
面试官让我手撕一个基于AXI4-Stream的实时图像旋转加速器,输入是1080p视频流,旋转角度任意。我用了双线性插值…
面试官让我手写Verilog实现一个实时视频旋转加速器,支持任意角度旋转,用双线性插值。我设计了行缓冲和坐标变换模块,但…
已显示 12 条