2026年，全国大学生集成电路创新创业大赛（集创赛）的‘芯片设计赛道’，如果选择做一款‘面向物联网的极低功耗RISC-V MCU’，在架构设计和后端实现上，有哪些可以体现技术亮点的优化方向（如时钟门控精细化、电源域划分、存储器选择）？

我们去年做过类似题目，拿了个分区赛一等奖。低功耗MCU的亮点不能只停留在‘用了时钟门控’，得深入到场景和微架构。建议你们重点考虑‘事件驱动的亚阈值设计’。物联网节点大部分时间在睡眠，唤醒后的处理时间很短。可以设计一个亚阈值电压域（比如0.4V）运行核心的睡眠模式逻辑和部分唤醒判断，只有需要复杂计算时才切换到正常电压域。这需要仔细划分电源域和设计电平转换器，后端实现时是个挑战，但做出来就是硬核亮点。存储器选低功耗的SRAM compiler，注意它的待机漏电。指令集可以自定义一条‘批量传感器数据搬移’指令，减少唤醒后的活跃时间。

从后端实现角度给点实在建议。多电压域（MV）和电源门控（PG）是必须的，但别贪多，根据功能模块划分：常开域（always-on）、核心域、外设域。常开域放唤醒逻辑和极低功耗的实时时钟。使用低功耗标准单元库（比如HVT占主导）综合，但关键路径用RVT单元替换避免违例。时钟树要特别优化：全局时钟门控（ICG）在顶层，每个模块再局部门控。存储器选型上，找工艺厂提供的超低功耗SRAM，它的待机模式（retention mode）漏电可能比寄存器还低。最后一定要做功耗分析，用VCD文件做动态仿真，静态功耗（漏电）和动态功耗都报出来，数据漂亮本身就是亮点。

我们去年拿奖就是靠低功耗优化。除了常规操作，我建议你们重点搞动态电压频率缩放（DVFS）和自适应体偏置（ABB）。DVFS现在很多MCU都有，但你们可以做得更细粒度，比如根据任务类型（传感器采集、无线传输、休眠）实时切换电压频率档位，而不是简单分几个档。ABB配合DVFS，在低电压下调整晶体管阈值电压来防漏电，这个在物理实现时需要特殊单元库支持，但效果很显著。

后端上，一定要做多电压域。把CPU核心、模拟模块、Always-on域彻底分开，用电平转换器和隔离单元。存储器选型别只看容量，低功耗SRAM和标准SRAM的静态功耗能差一个数量级，记得找foundry提供的低漏电memory compiler。

最后提醒一点，低功耗优化要和软件协同设计，比如设计硬件加速器来缩短活跃时间，或者优化中断唤醒序列。这些都能成为答辩时的亮点。

从架构设计角度，可以考虑这些点：

一是定制指令扩展。针对物联网常见的AES加密、传感器数据预处理（如滤波、压缩），设计专用指令，减少指令条数和内存访问，直接降低动态功耗。RISC-V的扩展性很适合做这个。

二是流水线优化。不一定追求深度，可以考虑短流水线甚至非流水线设计，配合门控时钟，在低频率下工作。物联网节点很多场景对性能要求不高，但对功耗极其敏感。

三是精细时钟门控。不要只做模块级，做到寄存器组甚至关键寄存器级别。结合工具自动插入和手动设计，能省不少功耗。

后端实现时，低功耗标准单元库是必须的。多阈值电压设计也很有用，对非关键路径用高阈值电压单元来降低漏电。

另外，别忘了低功耗仿真和验证。需要准备典型的物联网工作负载来评估功耗，而不是跑个Dhrystone就完事了。

我们去年拿奖的项目就是做低功耗RISC-V MCU的，后端这块我感触很深。除了用UPF搞多电压域这种常规操作，你们可以重点考虑动态电压频率缩放（DVFS）的精细化控制。很多队伍可能就分个高性能模式和低功耗模式，但你们可以针对物联网典型场景（比如传感器采集、无线传输、休眠）设计多档电压/频率点，并且用硬件状态机自动切换，而不是依赖软件，这个在PPT里展示出来会很亮眼。存储器选型上，别只看SRAM，可以调研一下低电压保持的Retention SRAM，或者用标准单元搭个小的紧耦合存储器（TCM）来放关键中断服务程序，减少大SRAM的唤醒次数。物理实现时注意把always-on域做得尽量小，并且做好隔离，漏电会小很多。

从微架构角度给点思路吧。你们用开源核，建议选个两级或三级流水线的轻量级核，比如PicoRV32这种，但重点可以放在自定义指令扩展上。针对物联网节点常见的传感数据预处理（比如滤波、压缩）和通信协议（比如LoRa前导码检测），设计几条专用的协处理器指令或自定义RISC-V指令，用硬件加速来换功耗。这样你们不仅做了低功耗，还体现了软硬件协同设计。另一个点是细粒度的时钟门控，不要只模块级关时钟，可以做到寄存器级，比如在写后读相关的寄存器空闲周期直接关掉时钟树那一段，这需要在前端设计时就插入门控时钟单元并做好验证。虽然工作量会大点，但绝对是亮点。

我们去年做过类似题目，拿了华南赛区一等奖。低功耗MCU的亮点不能只停留在‘用了门控时钟’，要深入到微架构和物理实现的协同。我提几个具体方向：1. 动态电压频率缩放（DVFS）的精细控制。不要用现成的IP，自己设计一个轻量级的DVFS控制器，根据任务负载（比如传感器采样间隔、通信事件）实时调整核心电压和频率，这个在答辩时很出彩。2. 指令集扩展。针对物联网常见的AES加密、传感器数据预处理（如滤波、压缩），设计自定义指令，减少指令条数和内存访问，直接降低动态功耗。3. 存储器选择。用低功耗的SRAM编译器生成专用存储器，比如把数据RAM和指令RAM分开，并对经常不访问的RAM块做分区供电控制。后端实现时，建议划分至少两个电压域：核心一个域，外设和存储器另一个域。注意跨电压域的信号隔离和电平转换。

从后端实现角度说几个能拉开差距的点。第一，使用多阈值电压（Multi-Vt）标准单元库进行布局布线。关键路径用低阈值单元提速度，非关键路径用高阈值单元降漏电，这个需要仔细的时序约束和功耗分析。第二，时钟树综合（CTS）的优化。不要用全局时钟树，给每个模块设计独立的门控时钟树，甚至可以对不同外设时钟进行动态关断。第三，电源网络分析（IR Drop）要提前做。低功耗设计电压低，IR压降影响更明显，电源网格要足够密，避免局部电压不稳导致功能错误。这些在后端报告里都是硬核指标。

我补充一点微架构层面的。流水线不是越深越好，对于物联网MCU，3-5级流水线可能比深度流水线更省电。可以考虑加入流水线动态关闭机制：当检测到连续空操作（NOP）时，自动关闭部分流水线寄存器时钟。另外，中断唤醒机制可以做成亮点。设计一个超低功耗的‘监听’模块，只有它能被外部事件（如GPIO、定时器）唤醒，唤醒后再启动主核和时钟，这个模块可以用异步电路实现。最后，别忘了低功耗验证。要用带功耗信息的仿真，验证各种工作模式下的功耗，这个数据在答辩时比空谈架构更有说服力。

我们去年做过类似的项目，后端这块可以重点搞多电压域设计。别只用一个电压，把核心、外设、存储器按性能需求分到不同电压域，比如核心跑0.8V，外设1.0V，静态区域甚至可以降到0.6V保持状态。要用level shifter做电压域隔离，后端工具里设置好voltage area。难点是时序收敛，不同电压下单元延迟差很多，建议用UPF流程做低功耗设计。存储选型上，别用大RAM，物联网数据量小，用多个小容量SRAM macro分散布局，减少访问路径功耗，甚至可以考虑用非易失性存储器存配置，上电不用重载。