2026年，全国大学生电子设计竞赛FPGA赛题“基于Zynq的实时心电信号处理”如何选题和分工？

我们组去年拿过类似题目的省一，我觉得分工和算法选择是决定成败的关键。你们有硬件、算法、软件三人，正好可以这样分：硬件同学负责Zynq PL端的顶层架构和时序约束，算法同学负责把Pan-Tompkins算法拆解成适合硬件实现的状态机并用Verilog或HLS实现，软件同学负责PS端的系统控制、DDR读写和上位机通信。关于滤波和R波检测的实现方式，我强烈建议用HLS做FIR滤波，因为HLS可以轻松生成并行乘法器，对实时性友好，而且开发周期短。但R波检测的阈值比较和自适应部分，用Verilog写状态机更可控，因为HLS对非线性逻辑和条件分支的优化不如手写。Pan-Tompkins硬件化时，关键是把微分、平方、移动窗口积分这三个步骤流水化，注意积分窗口长度要可调（比如150ms对应心电采样率）。心率数据上传用UART最省资源，如果上位机是PC，用CH340G芯片转USB即可，波特率115200足够。开发板推荐Zynq-7010系列的米联客MA703-35T或黑金AX7010，带AD9226模块可以直接采集模拟心电信号。三个月时间，前一个月搭建基础框架和仿真，第二个月联调硬件和算法，最后一个月优化时序和抗干扰。特别提醒：一定要先固定采样率（建议250Hz-500Hz），不然滤波系数全得重算。

我是算法背景的，去年搞过类似项目，踩过不少坑。先说分工：硬件同学负责PL端的滤波器和R波检测模块的RTL设计，算法同学负责在PS端用C语言验证算法并生成HLS IP，软件同学负责搭建Vivado工程、写AXI总线驱动和上位机GUI。关于HLS还是Verilog，我的经验是：FIR滤波器用HLS绝对快，但R波检测里的自适应阈值和不应期逻辑，用Verilog写状态机更灵活。Pan-Tompkins硬件化时，要注意微分器会放大高频噪声，所以滤波器的截止频率要选好（比如0.5Hz-45Hz）。心率数据上传推荐用以太网，因为UART在长时间传输时容易丢包，而Zynq的PS自带千兆以太网MAC，用LWIP协议栈很成熟。开发板的话，我用的是Xilinx官方的ZedBoard，性能稳定但偏贵，学生党可以考虑Digilent的Zybo Z7-20，性价比高。三个月备赛时间，我建议前两周让硬件和算法同学一起用Matlab仿真出完整的Pan-Tompkins算法，确定参数；中间六周分工实现和联调，最后两周留白做系统优化和文档。一个重要的坑是：R波检测的误检率在运动伪迹干扰时会飙升，一定要加一个基于心率变异性的后处理逻辑，在PS端用软件去除异常值。

作为软件背景的同学，我觉得你们的分工要突出Zynq的异构优势。硬件同学负责PL端的实时信号处理链，包括AD采集、FIR滤波和R波检测的硬件加速；算法同学负责把Pan-Tompkins算法映射成硬件可执行的流水线架构，并用HLS实现核心模块；我负责PS端的任务调度、数据缓冲和上位机通信。关于滤波和检测，我推荐混合方案：FIR滤波用HLS生成，因为HLS可以自动优化成2倍或4倍并行乘法器，效率高；R波检测的阈值比较和状态机用Verilog手写，因为HLS对状态机的综合不可控。Pan-Tompkins硬件化时，注意要把移动窗口积分器的窗口长度做成寄存器可配置的，这样在PS端可以通过AXI-Lite动态调整。心率上传用UART最简单，但如果你要显示实时波形和心率数值，建议用以太网，配合Python的PyQt或Matplotlib做上位机，能画出漂亮的波形图。开发板推荐正点原子的Zynq开发板，配套教程多，适合学生快速上手。三个月备赛时间，我建议用敏捷开发模式：前两周出原型，中间六周迭代优化，最后两周做压力测试。特别提醒：一定要做好时钟域同步，因为PL端的AD采集时钟和PS端的AXI总线时钟不同，容易导致数据错位。另外，心电信号容易受50Hz工频干扰，滤波时要用陷波器重点处理这个频点。最后，别忘了在DDR里开一个环形缓冲区，用于存储异常心电片段，方便赛后复盘。

我是参加过电赛的师兄，当年做的也是类似的心电信号处理题，分享一下我的经验。你们组硬件算法软件分工很好，但建议让硬件同学主攻Zynq的PL部分，比如ADC接口和波形显示驱动，因为这部分最吃时序和稳定性。算法同学负责在PS端用C实现Pan-Tompkins算法原型，然后配合HLS加速滤波和R波检测中的阈值比较器，这样省时间，不用手写Verilog状态机。软件同学则专注于PS端的数据流控制，把PL处理完的心率和波形通过UART传给上位机，UART在电赛里够用，以太网太复杂容易翻车。开发板推荐用PYNQ-Z2或者黑金Zynq核心板，因为PYNQ有现成的Python库可以快速验证算法，而且社区资料多，三个月时间紧，别从零开始搭。注意事项：心电信号采样率至少250Hz，FIR滤波器阶数建议32-64，别贪高阶数，否则HLS综合会变慢。R波检测的Pan-Tompkins要小心基线漂移，先做个高通滤波预处理。另外，实时显示不要用HDMI，用7寸LCD屏通过VGA或者FMC接口输出，省去驱动复杂时序的坑。最后，分工上让硬件同学和算法同学每周联调一次PL和PS的AXI通信，避免最后发现数据跑飞。