今年准备参加全国大学生FPGA大赛，选了’基于FPGA的实时行人检测’赛题，需要用HLS实现HOG特征提取。我在用Vivado HLS时遇到梯度计算和方向直方图统计的流水线瓶颈，尤其是Block缓冲和cell累加器的设计。想请教有经验的学长，如何优化梯度计算的并行度，以及如何用流水线实现方向直方图的硬件加速？另外，资源约束是LUT 20k以内，DSP 60个，怎么平衡精度和资源？
回答 4
看过你提到的资源约束，LUT 20k、DSP 60个，这个预算在HLS里做HOG其实挺紧的。我是前年参赛的学长，当时也掉进梯度计算的坑。先说一个常见的误区：别一上来就想把整个图像并行算。HOG的滑动窗口特性决定了数据重用是关键。我的建议是，先用HLS的#pragma HLS PIPELINE把梯度计算循环打拍，但注意把输入像素的Block缓冲设计成line buffer，深度至少等于图像宽度+1，这样每个时钟都能读三个相邻像素。方向直方图那个累加器别用BRAM做，用寄存器阵列加乒乓操作，配合#pragma HLS ARRAY_PARTITION complete，这样每个bin的写入不会冲突。至于精度，梯度幅值用定点数12位就够了，方向量化到9个bin用4位索引，DSP主要留给atan2的CORDIC实现，别用查表，那样LUT会爆。
我是做计算机视觉算法转FPGA的工程师，看到你这个赛题，觉得方向选得不错，但HLS实现HOG有几个坑得提前知道。梯度计算并行度的瓶颈在于像素读取的依赖，常规做法是用HLS的DATAFLOW指令把梯度计算、幅值计算、bin分配拆成三个流水级，中间用FIFO连接。但注意，DATAFLOW要求各模块间没有循环依赖，你的方向直方图统计如果做成滑动窗口累加，就得改成基于行缓冲的局部累加，再用全局累加器汇总。资源方面，LUT 20k以内的话，建议把梯度算子里的乘法器换成移位加，比如Sobel算子的系数是-1、0、1，完全可以用加法器实现，省下DSP给方向插值的线性插值。另外，cell累加器的硬件加速可以用双缓冲，一个cell在计算时另一个cell在输出，这样流水线不会空泡。
作为准备转行数字IC的机械大三生，我去年靠类似赛题拿到了奖项，就说点血泪教训。HOG的HLS优化，第一步不是写代码，而是先画数据流图。你把梯度计算、方向量化、直方图累加这三块的吞吐量标出来，会发现瓶颈往往是方向量化时的反正切计算。我当时的解法是用CORDIC IP核的流水线版本，但注意Vivado HLS里自带CORDIC库，用hls::atan2函数时加上#pragma HLS LATENCY min=5，这样综合后DSP使用会降到12个以内。资源平衡上，别追求全精度，梯度幅值用8位就够了，方向用3位，这样直方图累加器只需要9个寄存器，配合#pragma HLS UNROLL factor=9，每个时钟都能写一个bin。另外，Block缓冲别用二维数组，用hls::LineBuffer模板，自动生成移位寄存器，能省大量LUT。
我是去年参赛拿了一等奖的队员，队伍当时也选了HOG做行人检测，分享一个可能被忽略的优化点：方向直方图累加器的写冲突。很多人直接用for循环遍历像素，然后根据方向索引累加幅值，这样综合后每个时钟只能写一个bin，因为多个像素同时写入同一个bin会冲突。我们的解法是先把cell内的像素按方向分组，用9个独立的累加器并行累加，每个累加器只处理自己的方向，最后再用一个合并模块把9个结果汇总。这样每个时钟能处理多个像素，流水线吞吐量翻倍。资源上，9个累加器用9个寄存器阵列实现，LUT只多用了不到2000个，但DSP没额外消耗，因为累加器只是加法器。注意：分组逻辑需要先对每个像素算方向索引，再用case语句或MUX分发到对应的累加器，但Vivado HLS里switch语句如果分支数少，综合后就是并行MUX，不会引入额外延时。
发表回答
登录后可在本页底部提交回答
游