我们队用安路FPGA做实时语音关键词识别，MFCC特征提取时DSP资源爆了，只剩30个。听说可以用查找表（LUT）和移位操作替代乘法器，但不知道具体怎么替换。比如梅尔滤波器组的乘法，能不能直接用查找表存系数？求大神给个具体的替换公式和资源占用对比，比如原来用DSP占多少LUT，替换后占多少LUT和BRAM，时序能跑到多少。急，只剩一周了，在线等！
3 个回答
先把最耗DSP的那级滤波器系数定下来，16位量化后存到BRAM里，查表代替乘法。原来一个乘用1个DSP，换成LUT+BRAM大概多烧200个LUT，但DSP省下一个是一个。时序重新跑一遍，安路工具里把关键路径的约束收紧点就行。你们还剩多少LUT？
说实话，只剩一周才来折腾替换方案，风险挺大。我的建议是别想着把所有乘法都换掉，先拿仿真工具跑一下MFCC里哪几个乘法器占的DSP最多——一般是梅尔滤波器组里那几十个并行乘累加。把系数按2的幂次拆分，比如系数0.625拆成0.5+0.125，用右移1位加右移3位实现，LUT消耗大概增加150%但DSP节省80%以上。安路FPGA的LUT6结构做这个挺合适，不过你要注意BRAM容量够不够存预查表。另外，替换后组合路径会变长，原有时钟跑40MHz可能掉到30MHz，得重新约束时序。如果你们项目对识别延迟不敏感，可以考虑降频到25MHz然后加流水线。最后一周别贪多，只替换最耗资源的那个滤波器组就行了，其他用DSP扛着。你们现在实际跑多少MHz？
其实有个更省事的思路——既然只剩一周，不如先把MFCC里那组梅尔滤波器系数做成对称查表。比如每个滤波器窗口有256个系数，但实际只有一半是独立的，另一半镜像对称。你只存128个系数到BRAM，然后根据索引地址的高低位做对称映射，这样BRAM用量砍半。乘法部分直接用LUT当分布式RAM做4输入查表，把系数和输入数据的乘积结果预先算好存进去。举个例子：输入数据8位，系数8位，乘积16位，你拆成高4位和低4位两个16×16的查表，最后用加法器拼回来。这样原来一个乘法用1个DSP+0个LUT，现在变成0个DSP+大概256个LUT+1个BRAM。整个MFCC特征提取模块原来用120个DSP，按这个路子能降到20个左右，但LUT会从800涨到2500左右。时序方面注意，查表路径会比硬核乘法器多两级LUT延迟，原来跑50MHz的时钟现在大概能稳在35-40MHz。安路EF2系列LUT6速度还行，但建议你们把关键路径上插一级寄存器做流水。最后提醒一句：替换完了一定要用Modelsim跑后仿，别光看资源报告就上板，我以前见过查表时序收敛但实际因为BRAM读潜伏期导致数据错位的坑。你们板子上还有空闲BRAM吗？还是说LUT也快满了？
发表回答
登录后可在本页底部提交回答