2026年FPGA校招，面了海思和寒武纪，手撕代码都考了卷积加速器，DSP复用策略怎么答才能拿高分？

看到你提到时间片轮转，这本身不是错，但面试官追问脉动阵列，说明他想听到的是「数据流」和「资源折叠」的关系，而不是单纯的调度。简单说，时间片轮转是给一个DSP分时复用，但卷积加速的核心瓶颈往往是输入带宽和部分和累加次数，不是DSP的绝对数量。高分回答要主动点出：对于3×3卷积，通常需要9个乘法器，但DSP硬核可以做乘加融合，所以重点在于把9个乘法和8个加法（部分和累加）映射到更少的DSP上，同时保证流水线不空泡。比如用1个DSP复用时，每拍算一个乘积，但这样需要9拍才出一个像素结果，吞吐率就下来了；如果资源允许，用4个DSP做乒乓累加，关键是让输入数据在寄存器内广播，而不是反复从BRAM读。你可以画一个简单的时序图：权重一次性载入，输入数据按行移位寄存器流动，部分和在DSP内部累加，最后用加法树拼接。面试官看到你能把DSP的32×18位宽和累加器真值表说出来，知道哪些情况会触发DSP的级联进位，分数就上去了。另外，别只讲理论，顺手提一句实际中要注意DSP的流水级数——比如Xilinx的DSP48E2有三级流水，如果你用组合逻辑直接取结果，时序会崩。追问一句：你用的器件是7系列还是UltraScale？这会影响DSP的配置方式。

我换个角度聊吧，不直接给答案，而是说面试官真正想考察什么。海思和寒武纪做AI芯片，卷积加速器是基本功，但他们问DSP复用策略时，背后其实在筛你对「计算瓶颈」的理解程度。很多人上来就背乘法器个数公式，但面试官更想听你怎么在「资源-带宽-延迟」三角里做取舍。我当年面这类公司时，被追问过类似问题，后来和做架构的同事复盘，发现他们最看重两点：第一，你能不能把卷积的滑动窗口操作拆解成数据依赖图，然后找到DSP的复用粒度——是单个像素复用，还是整行数据复用，还是特征图通道间复用？不同粒度对DSP的启动间隔影响很大。第二，你怎么处理部分和的中间存储？如果用寄存器堆存，DSP个数可以少，但布线资源吃紧；如果用BRAM做行缓存，DSP的流水线就要配合BRAM的读写延迟。标准答案其实没有定论，但你可以给出一个量化的例子：假设输入是224×224，DSP频率200MHz，如果你只用1个DSP，算完一帧需要2242249/1 = 45万周期，约2.3ms；用9个DSP并行算乘法，但加法树也要9个DSP，实际资源翻倍，吞吐率提升8倍。面试官听完这个对比，就知道你不仅会写代码，还会估资源。最后，脉动阵列的权重广播，关键是让权重在DSP的寄存器链中传递，而不是每次去读ROM，这样能省BRAM带宽。你可以在回答时主动画个数据流图，面试官最吃这套。

其实面试官追问脉动阵列，是想看你有没有意识到卷积加速里带宽瓶颈比DSP数量更关键。你回答时间片轮转没错，但这只是调度层面的思路，没有触及数据流如何配合DSP流水线。高分回答要主动提两件事：一是权重广播怎么做到一拍内送进多个DSP而不造成BRAM冲突，二是部分和累加时怎么利用DSP硬核内部的乘法后加法器来避免额外LUT开销。你可以画个简图，比如3×3卷积用9个DSP做全并行，吞吐率最高但资源爆炸；如果只给4个DSP，就要把卷积窗拆成两行半的数据复用，靠移位寄存器链实现数据在DSP之间的流动，每四个周期出一个结果。面试官实际在考察你能否在资源与吞吐之间做量化取舍，而不是背标准答案。另外注意，不同FPGA系列的DSP硬核结构不同，比如Xilinx 7系支持级联，而某些国产FPGA的DSP没有流水线寄存器，这部分细节提一下会显得你有工程经验。你当时面的是7系列还是国产FPGA？这个影响复用策略的选择。

我换个角度聊吧，不直接给答案，而是说面试官真正想考察什么。海思和寒武纪做AI芯片，卷积加速器是基本功，但他们问DSP复用策略时，背后其实在筛你对「计算瓶颈」的理解程度。很多人上来就背乘法器个数公式，但面试官更想听你怎么在「资源-带宽-延迟」三角里做取舍。我当年面这类公司时，被追问过类似问题，后来和做架构的同事复盘，发现他们最看重两点：第一，你能不能把卷积的滑动窗口操作拆解成数据依赖图，然后找到DSP的复用粒度——是单个像素复用，还是整行数据复用，还是特征图通道间复用？不同粒度对DSP的启动间隔影响很大。第二，你怎么处理部分和的中间存储？如果用寄存器堆存，DSP个数可以少，但布线资源吃紧；如果用BRAM做行缓存，DSP的流水线就要配合BRAM的读写延迟。标准答案其实没有定论，但你可以给出一个量化的例子：假设输入是128×128，3×3卷积，用4个DSP做通道间并行，每个DSP处理不同通道的同一像素位置，这样权重可以广播，部分和累加只发生在通道维度，DSP利用率接近100%。而如果用时间片轮转，单个DSP串行算9个乘加，利用率只有1/9，但资源省了。面试官要的不是绝对正确，而是你能否根据约束条件（比如带宽限制、时钟频率）选择策略，并给出代价分析。另外，代码框架上，建议把权重加载和输入数据加载做成两个独立状态机，用握手信号同步，这样在综合时工具能更好推断DSP的流水线寄存器。你面试时是手写Verilog还是只画框图？手写的话，时序收敛比功能正确更重要。

别纠结标准答案，面试官自己也没有。你就抓住两个关键词：数据流和资源折叠。给个数：9个DSP全并行，一个周期出结果；1个DSP串行，9个周期出结果；4个DSP乒乓累加，3个周期出结果。然后选一个说为什么适合当前场景。追问时主动提权重预取和行缓存，基本就稳了。

面试官追问脉动阵列，说明他已经默认你知道时间片轮转这种基础调度，想听的是你在有限DSP下怎么让数据流不卡顿。我建议你从两个维度组织回答：一是数据复用粒度，二是DSP内部的乘加融合。先讲清楚卷积窗口的滑窗数据依赖——输入特征图的行缓存是关键，通常用移位寄存器链或者BRAM做行缓存，这样每来一个新像素，你手里就有3行数据可以同时送进DSP。然后说DSP复用策略：如果只有4个DSP，常见做法是把3×3卷积核拆成三组，每组3个权重对应一行，用4个DSP中的3个分别算三行的乘积累加，剩下1个做跨行累加。这样每周期能处理一个像素，但需要配合权重预取——权重在卷积核滑动过程中是不变的，所以可以一次性广播到所有DSP的B端口，而A端口接行缓存输出的像素流。关键点在于部分和累加的流水线化：DSP硬核本身有P反馈端口，你可以把前一拍的乘积结果直接喂回加法器，避免额外LUT。面试官想看到的是你意识到DSP个数不是瓶颈，数据搬运和部分和存储才是。你可以举个量化例子：用9个DSP全并行，吞吐率是一个周期一个像素，但资源多；用1个DSP串行，需要9个周期一个像素，但BRAM读带宽要求低。实际工程中常见的是4个DSP做乒乓结构，两个周期出一个结果，资源适中。另外提一下，不同FPGA的DSP硬核级联能力不同，比如Xilinx 7系DSP48E1支持级联，你可以在回答里主动区分，显得有深度。最后追问一句：你用的开发板是哪个型号？如果是国产FPGA，DSP硬核可能没有流水线寄存器，时序收敛会麻烦很多。

其实面试官追问脉动阵列，核心是想看你有没有工程上做权衡的意识。你不用给出完美方案，但要说清楚取舍：全并行9个DSP吞吐最高但资源爆炸，1个DSP串行资源最少但带宽利用率极低。实际项目中常见的折中是4个DSP做部分并行，配合行缓存和权重广播，每两个周期出一个结果，这样DSP利用率达到80%以上。另外注意，部分和的累加不要用LUT加法树，直接利用DSP硬核内的级联加法器，这样不占额外逻辑资源。面试官听到你主动提级联加法器，就知道你用过DSP硬核，不是只会背公式。你当时回答时间片轮转，其实大方向没错，只是没把数据流和DSP的物理特性结合起来说。下次遇到类似问题，可以先问一句：资源约束是多少个DSP？这样回答更有的放矢。

别硬背标准答案。面试官追问脉动阵列，其实是想看你能不能把卷积的数据流说清楚。你提时间片轮转没错，但没落到硬件结构上——权重广播靠的是寄存器链和使能信号，部分和累加靠DSP的级联端口。下次直接说：我优先用4个DSP做行数据复用，权重预取到寄存器里，部分和走DSP内部的P反馈，这样一拍出一个结果。

我面寒武纪时也被追着问过，后来复盘发现他们其实在筛你对资源折叠的理解。3×3卷积本质是9个乘加，但DSP硬核自带乘后加，所以你不用纠结9个乘法器，而是要把9个操作的调度和DSP的流水线深度对齐。举个例子：如果只用1个DSP，每拍算一个乘积，9拍出结果，这时候输入带宽不是瓶颈，但部分和累加需要9拍才能更新一次，流水线会空泡。换成4个DSP做乒乓结构，关键是把3行输入数据用移位寄存器串起来，每拍同时喂给4个DSP，权重在卷积窗滑动时广播到B端口，部分和通过DSP的级联加法器累加，这样每3拍出一个结果，DSP利用率能到75%以上。面试官听到你主动提级联加法器和权重广播的时序，基本就知道你踩过坑。

给你个不一样的视角吧，别只盯着DSP个数。我实习时做过类似加速器，发现带宽和存储布局反而先卡住。3×3卷积，假设输入是1080p，行缓存至少得3行像素，你打算用BRAM还是移位寄存器？用BRAM的话，每拍读3个像素，但BRAM双口读写有冲突周期，DSP就得等数据；用移位寄存器链，资源吃紧但时序好控。面试官追问脉动阵列时，我直接说了个实际取舍：先定行缓存方案，再定DSP复用粒度。比如用4个DSP，我会把3行像素分别存到3个移位寄存器里，每拍并行取3个像素进DSP的A端口，权重从BRAM预取到寄存器堆广播给4个DSP的B端口，部分和通过DSP级联链累加。这样每拍出一个像素结果，DSP利用率100%。但代价是输入带宽要同时读3个像素，如果接口位宽不够就得降频。面试官听完就转而问我接口带宽怎么算，我就知道稳了。你当时回答没提行缓存和带宽，所以他们才追问。下次可以反问一句：输入位宽和BRAM资源是多少？这样回答更有针对性。