最近在准备秋招，看到好多面经都提到手撕Verilog实现实时视频缩放，尤其是双线性插值。我查了资料，双线性插值需要存系数，如果用查找表直接存，BRAM占用很大。想请教大佬们，怎么设计这个系数查找表才能省BRAM？比如用定点化、对称性压缩，还是用移位替代乘法？求具体推导步骤和资源对比，最好能给出代码框架和综合后的资源报告。谢谢！
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
最近在准备秋招，看到好多面经都提到手撕Verilog实现实时视频缩放，尤其是双线性插值。我查了资料，双线性插值需要存系数…
返回问答广场
