2026年FPGA校招，面试官问手撕Verilog实现AXI4-Stream实时视频去雾，导向滤波的均值窗口怎么用行缓冲实现最省BRAM？

面试官让我手撕Verilog实现一个实时视频去雾模块，用导向滤波算透射率，但均值滤波窗口很大，比如31×31，行缓冲深度怎么算？用移位寄存器还是BRAM实现能省资源？还有均值滤波的累加器位宽怎么确定才不会溢出？求具体推导和代码框架，最好能适配1080P60帧的时序要求。