我是2027届微电子硕士，一直在做FPGA项目，Verilog很熟但没系统学过SystemVerilog和UVM。最近看海思、紫光展锐的校招JD都要求熟悉SV和UVM验证方法学。想问下各位前辈，FPGA岗位面试时对SV和UVM到底考得多深？如果只会Verilog，是不是连简历筛选都过不了？有没有快速补上SV和UVM的实战路线推荐？
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
我是2027届微电子硕士，一直在做FPGA项目，Verilog很熟但没系统学过SystemVerilog和UVM。最近看…
返回问答广场
