2026年了，双非本科想进FPGA大厂，简历上写什么项目才能让HR觉得靠谱？

先别急着加项目，先搞清楚你简历被刷的真正原因。双非本科投FPGA大厂，HR筛简历时看的不是项目名字酷不酷，而是项目里有没有能证明你「具备工业级工程思维」的细节。UART和边缘检测的问题在于：太通用、太课程设计，十个简历里九个都有，HR看不到你解决问题的能力。

我的建议是，集中火力做一个「带高速接口的完整系统」，而不是再堆三个小模块。比如你提到的OV5640+HDMI图像采集显示链路，这个方向就很合适，因为它的难点不在采集或显示本身，而在跨时钟域处理、DDR3缓存调度、以及最后的时序收敛。你得在简历里写清楚：你用了多少行Verilog、资源占用从多少优化到多少、时序余量从多少ns收敛到多少ns、是用了PLL还是MMCM来解决时钟偏移。这些数字一摆，HR才觉得你是真调过板子的人，不是照着正点原子视频敲一遍就完事。

另一个更吃香的方向是RISC-V软核SoC，比如在国产FPGA上搭一个能跑流水灯的完整SoC，外加AXI总线和UART调试。这个项目能同时证明你懂处理器架构、懂总线协议、懂外设驱动，而且和当前国产替代的大趋势贴合。面试官问起来，你可以从取指、译码、访存一条线讲到底，再聊聊你踩过的坑，比如中断仲裁优先级设错导致死循环。这种深度，比做十个UART都管用。

至于流片经验，别指望了，本科基本轮不到你。大厂招校招FPGA工程师，本来就不是招你来设计ASIC的，而是让你做验证、原型验证或者系统集成。所以你简历上要突出的不是「我做过芯片」，而是「我能把网表跑通、把时序调绿、把板子调亮」。最后提醒一句：简历里附上GitHub链接或演示视频时，一定要保证能点开、能运行，最好在README里写清楚复现步骤。如果你手头只有那两个小项目，宁可花两个月重做一个大项目，也别拿玩具去投。

你目前用的高云那块开发板，具体型号是什么？有些国产FPGA的IP核和工具链坑比较多，如果方便说下型号，我可以帮你看看这个项目能不能往深挖。

说白了，HR看的是你有没有跑通一条完整的数据通路，不是你写了多少行代码。把UART和边缘检测合成一个「串口发图→边缘检测→HDMI显示」的闭环，比单独两个玩具强十倍。

个人感觉，双非本科想靠项目翻盘，核心思路就一个：把项目的「不可替代性」写出来。什么意思？就是你要让HR觉得，换个普通学生来，他做不成你这个项目。

具体怎么做？选一个带DDR3或PCIe接口的题目，比如PCIe数据采集卡，哪怕你只做到枚举成功、能收发TLP包，也够证明你啃过PCIe协议栈。这类项目难点不在代码量，而在你对协议的理解深度——比如TLP头里Type字段的值是多少、Completion和Request怎么区分、MSI中断怎么配。把这些细节写进简历，比写「熟悉Vivado」有用得多。

还有一个野路子：去GitHub上找一个开源的FPGA项目，比如一个软核CPU或者一个视频处理IP，自己把它跑通，然后主动改一个bug、加一个功能。这种「参与开源+二次开发」的经历，在HR眼里比自学的玩具项目可信度高很多，因为至少说明你能读懂别人写的工程。

最后，如果时间够，尽量去争取一个实习，哪怕是外包公司的FPGA岗，只要碰过真实板卡、遇到过信号完整性问题，你的简历立刻上一个台阶。你今年秋招投了多少家？现在还有几个月能改简历，想清楚再动手。

说个可能跟主流建议不太一样的角度：别只盯着项目本身，先把「你能讲多深」练出来。你现在的UART和边缘检测不是不能写，而是你大概率只能讲到「怎么实现」，讲不出「为什么这么设计」。HR和面试官真正想看的，是你面对一个具体问题时的取舍逻辑。比如边缘检测，你用的Sobel算子，为什么窗口是3×3而不是5×5？阈值怎么定？如果输入分辨率从640×480变成1920×1080，你的处理时序还来得及吗？这些追问能答上来，哪怕是个小项目，也比堆一个跑不通的PCIe强。当然，如果你时间还够，我建议你去试试高云或者紫光的国产FPGA，搭一个OV5640进、HDMI出的完整链路，中间加个简单的DDR3读写。这个项目的价值在于它逼你处理跨时钟域、帧缓存、带宽估算这些真问题，而且国产FPGA的工具链坑多，你能踩平几个坑，本身就是简历上的亮点。记得把最终效果录成视频，链接放简历里，HR点开看到实时画面，比看十行项目描述都管用。另外有个小技巧：简历里别写「熟悉Verilog」，改成「能独立完成模块划分、时序约束和上板调试」，这更接近工业界的真实能力描述。你现在的瓶颈可能不是项目数量，而是能不能把一件小事讲到别人问不倒的程度。你目前调试UART的时候，有没有遇到过亚稳态或者采样时钟边沿对齐的问题？

说实话，HR筛简历就看三秒。你写「UART串口通信」，他脑子里自动翻译成「课设」；你写「基于高云FPGA的MIPI CSI-2图像采集+DDR3乒乓缓存+HDMI 2.0输出，全链路时序收敛」，他才会停下来多看一眼。先别管做不做得完，名字得先像个正经工程。

我见过太多双非学生陷入一个误区：以为简历上项目越多越好，于是拼命凑三个小模块，结果每一个都只是「点亮LED」级别的深度。你投大厂，竞争对手是成电、西电的科班生，他们可能一个人手里就有一个完整的RISC-V SoC或者SerDes调试经历。你拿UART去拼，不是输在代码量，是输在「工程复杂度」这个维度上。所以我的建议很直接：砍掉所有低于三周工作量的项目，集中精力做一个「需要你查手册、调时序、改BUG」的完整系统。具体路径我给你捋一下：先选一块国产FPGA板子，高云或紫光都行，因为大厂现在对国产工具链有实际需求，你熟悉了反而是加分项。然后定一个目标，比如OV5640摄像头采集，经过DDR3缓存，最后HDMI显示。这个链路听起来不复杂，但你会遇到几个绕不开的坎：第一，Sensor输出的像素时钟和DDR3的工作时钟不同频，你得设计异步FIFO或者用乒乓缓存解决带宽匹配；第二，HDMI的TMDS编码有严格的时序要求，你的约束文件写得不够好，上板就是花屏；第三，DDR3的读写效率不是简单调IP就行，你得算行缓存、帧缓存的关系，否则带宽不够就是卡顿。把这些过程写成开发笔记，附上波形截图和时序报告，简历里强调「从零搭建，最终全链路1080P 30帧稳定运行」，这个说服力比任何头衔都大。如果还有余力，再往系统里塞一个软核CPU，比如用高云的ARM Cortex-M1硬核或者开源的RISC-V软核，让CPU通过AXI总线配置图像处理参数，这就从「纯逻辑设计」升级到了「SoC系统集成」，面试官问你中断、总线仲裁、地址映射，你都能接住。最后提醒一句：项目做完一定要跑通并录视频，最好带个串口打印实时帧率或资源占用率。HR没时间看你的GitHub代码，但一个能点开的B站链接，胜过简历里所有的形容词。你现在是打算先补高速接口，还是想直接在现有图像链路上加DDR3？这个选择会影响你接下来两个月的学习路线。