最近在准备FPGA校招，刷牛客看到很多面经都在强调状态机写法。我平时写代码习惯用一段式，觉得简单直观，但看帖子说大厂面试官看到一段式直接扣分，三段式才是规范。想问问各位前辈，三段式的组合逻辑、时序逻辑、输出逻辑到底怎么切分才合理？二段式在实际工程中真的不够用吗？有没有什么判断标准，还是说纯粹看公司风格？
暂无回答，欢迎成为第一位解答者。
登录后可在本页底部提交回答
登录后即可参与回答 去登录
描述场景与已尝试方案，更容易获得有效解答
暂无相似问题，可 浏览问答广场 发现更多讨论。
最近在准备FPGA校招，刷牛客看到很多面经都在强调状态机写法。我平时写代码习惯用一段式，觉得简单直观，但看帖子说大厂面试…
返回问答广场
